EP1810LC-25T vs EP1810LC-20T So sánh
So sánh chi tiết song song của EP1810LC-25T bằng Intel và EP1810LC-20T bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP1810LC-25T | EP1810LC-20T |
|---|---|---|
| Thương hiệu | Intel | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | NRND | Obsolete |
| Family | Altera Classic EP1810 | Altera Classic EPLD |
| Device Type | EPLD (Erasable/OTP Complex PLD) | — |
| Macrocells | 48 (4 quadrants x 12 macrocells) | 48 |
| Usable Gates | Approx. 900 | 900 gates |
| Dedicated Inputs | 16 | — |
| Bidirectional I/O Pins | 48 | — |
| External Clocks | 4 | — |
| Propagation Delay (tPD) | 25 ns | — |
| Supply Voltage (VCC) | 5 V nominal | 5 V |
| Nhiệt độ hoạt động | 0 °C to +70 °C (commercial) | 0C to +70C (commercial) |
| Hộp | 28-pin J-lead PLCC (Plastic Leaded Chip Carrier) | — |
| Kiểu lắp đặt | Surface Mount | Surface Mount (socket-compatible) |
| Technology | CMOS, UV-erasable / OTP | — |
| I/O Standard | TTL-compatible 5 V | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS status - confirm with manufacturer] | Non-compliant (legacy 5V PLCC) |
| Programming Tool | Altera MAX+PLUS II / Quartus Classic | — |
| Product Type | — | CPLD (Complex Programmable Logic Device) |
| Logic Array Blocks (LABs) | — | 4 x 12 macrocells |
| Maximum Toggle Frequency | — | 50 MHz |
| Pin-to-Pin Logic Delay (tPD) | — | 20 ns |
| Package Type | — | PLCC-68 (J-lead) |
| Configuration Memory | — | On-chip EEPROM (non-volatile) |
| Programming Interface | — | JTAG (IEEE 1149.1) and Altera Master/Slave serial |
| Shipping Format | — | Tape & Reel ("T" suffix) |