EP1810LC-25T vs EP1810LI-25 So sánh
So sánh chi tiết song song của EP1810LC-25T bằng Intel và EP1810LI-25 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP1810LC-25T | EP1810LI-25 |
|---|---|---|
| Thương hiệu | Intel | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | NRND | Obsolete |
| Family | Altera Classic EP1810 | Altera Classic EPLD |
| Device Type | EPLD (Erasable/OTP Complex PLD) | EPLD (Erasable Programmable Logic Device), UV-erasable / OTP |
| Macrocells | 48 (4 quadrants x 12 macrocells) | 48 |
| Usable Gates | Approx. 900 | 900 |
| Dedicated Inputs | 16 | 12 |
| Bidirectional I/O Pins | 48 | — |
| External Clocks | 4 | — |
| Propagation Delay (tPD) | 25 ns | 25 ns |
| Supply Voltage (VCC) | 5 V nominal | 4.5 V to 5.5 V (nominal 5 V) |
| Nhiệt độ hoạt động | 0 °C to +70 °C (commercial) | — |
| Hộp | 28-pin J-lead PLCC (Plastic Leaded Chip Carrier) | 68-pin PLCC (J68, J-Lead) |
| Kiểu lắp đặt | Surface Mount | — |
| Technology | CMOS, UV-erasable / OTP | — |
| I/O Standard | TTL-compatible 5 V | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS status - confirm with manufacturer] | unknown |
| Programming Tool | Altera MAX+PLUS II / Quartus Classic | — |
| Maximum Counter Frequency | — | 40 MHz |
| I/O Pins | — | 48 |
| Global Clock Inputs | — | 4 |
| Interconnect | — | Programmable global and local buses |
| JESD-30 Package Code | — | S-PQCC-J68 |
| Process Technology | — | CMOS |
| Operating Temperature (Industrial 'I' suffix) | — | -40 C to +85 C |
| Programming Mode | — | EPROM/UV-erasable (windowed) and OTP |
| Development Tool | — | Altera MAX+PLUS II |
| Lead-Free Status | — | unknown |