EP1810LC-35 vs EP1810GI-45 So sánh
So sánh chi tiết song song của EP1810LC-35 bằng Rochester Electronics và EP1810GI-45 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Rochester Electronics
EP1810LC-35 - 48-Macrocell Classic EPLD, 35ns, PLCC-68 | Rochester/Altera
EP1810LC-35 ⚠ Lần mua cuối
So sánh thông số kỹ thuật
| Tham số | EP1810LC-35 | EP1810GI-45 |
|---|---|---|
| Thương hiệu | Rochester Electronics | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Lần mua cuối | Obsolete |
| Device Type | EPLD (Erasable Programmable Logic Device) | UV Erasable Programmable Logic Device (EPLD) |
| Series | Classic EP1810 | — |
| Macrocells | 48 | 24 |
| Equivalent Gates | 900 usable / 2100 equivalent | — |
| Maximum Operating Frequency | 28.6 MHz | — |
| Propagation Delay (tpd) | 35 ns (max, '-35' speed grade) | 45 ns |
| Supply Voltage (VCC) | 5 V (4.75 V to 5.25 V) | — |
| Technology | CMOS, UV-erasable EPROM | CMOS |
| Hộp | 68-pin PLCC (J-Lead) | — |
| Kiểu lắp đặt | Surface Mount (socketable) | Through-Hole |
| Nhiệt độ hoạt động | 0C to +70C (commercial) | [DATA_NEEDED: operating temperature range] |
| I/O Pins | [DATA_NEEDED: I/O count exact] | — |
| Configuration Method | UV-erase + EPROM programmer | — |
| Programmable Interconnect | Centralized Programmable Interconnect Array (PIA) | — |
| Development Tool (legacy) | MAX+PLUS II / A+PLUS | — |
| Trạng thái RoHS | [DATA_NEEDED] | Non-compliant (ceramic PGA) |
| Lead-Free | [DATA_NEEDED] | No |
| Family | — | Altera Classic EPLD |
| Flip-Flops | — | 48 |
| Speed Grade | — | -45 |
| Package Type | — | Ceramic Pin Grid Array with UV window |
| Số chân | — | 68 |
| Programmable | — | Yes (UV-erasable, electrically programmable) |
| Điện áp cung cấp | — | [DATA_NEEDED: VCC range] |