EP1S10B672C6 vs EP1S10B672C7N So sánh

So sánh chi tiết song song của EP1S10B672C6 bằng Intel và EP1S10B672C7N bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP1S10B672C6 EP1S10B672C7N
Thương hiệu Intel Intel
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Manufacturer Intel / Altera Intel / Altera
Series Stratix —
Logic Elements / Cells 10,570 —
LABs / CLBs 1,057 —
User I/Os 345 —
Hộp 672-BBGA (35 x 35 mm, 1.27 mm pitch) —
Supply Voltage (Core) 1.5 V (1.425 V - 1.575 V) —
Process Technology 130 nm CMOS —
Maximum Operating Frequency 450.05 MHz —
Nhiệt độ hoạt động 0 C to 85 C (Commercial Extended) —
Logic Family CMOS CMOS
Kiểu lắp đặt Surface Mount (BGA) —
Supplier Device Package 672-BGA —
Memory Embedded TriMatrix (MRAM/M4K) blocks —
DSP Blocks Yes, dedicated multiply-accumulate blocks —
Clock Management PLLs for clock synthesis —
Configuration JTAG / passive serial / fast passive parallel —
Trạng thái RoHS Compliant —
Product Family — Stratix
Logic Elements/Cells — 10570 cells
Maximum Internal Clock — 420.17 MHz
Core Supply Voltage — 1.5 V
Technology Node — 130 nm
Package Code — BGA
Number of Terminals — 672
Package Body Size — 35 x 35 mm
Ball Pitch — 1.27 mm
Package Shape — Square
Temperature Grade — Commercial extended, 0 to 85 C
Terminal Form — Ball
Configuration/JTAG — JTAG boundary-scan per Stratix family data sheet
Number of User I/O in 672-BGA — [DATA_NEEDED: user I/O count]
Total RAM Bits — [DATA_NEEDED: total RAM bits]
Embedded PLLs — [DATA_NEEDED: PLL count]
Config Device Compatibility — [DATA_NEEDED: supported configuration devices]
RoHS — unknown - N suffix may indicate Pb-free, not verified in fetched data

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá