EP1S25F780C5N vs EP1S25F780I6N So sánh
So sánh chi tiết song song của EP1S25F780C5N bằng Intel và EP1S25F780I6N bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Intel
EP1S25F780I6N - Stratix 25,660-LE FPGA, 780-BBGA, Industrial | Altera/Intel
EP1S25F780I6N ObsoleteSo sánh thông số kỹ thuật
| Tham số | EP1S25F780C5N | EP1S25F780I6N |
|---|---|---|
| Thương hiệu | Intel | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | Stratix | Stratix |
| Logic Elements | 25,660 | 25,660 |
| Logic Array Blocks (LABs) | 2,566 | 2,566 |
| Maximum User I/O | 597 | — |
| Hộp | 780-ball FBGA, 29 x 29 mm, 1.0 mm pitch | 780-BBGA (FineLine BGA, 29 x 29 mm, 1.0 mm pitch) |
| Process Technology | 130 nm CMOS | 130 nm CMOS |
| Core Supply Voltage | 1.5 V | — |
| Nhiệt độ hoạt động | 0 C to 85 C (Commercial Extended) | 0C to 85C (industrial) |
| Embedded Memory | TriMatrix memory blocks, up to ~1.92 Mbits total | — |
| DSP Blocks | Dedicated multiplier/accumulator blocks | Yes (dedicated 9/18/36-bit multipliers) |
| PLLs | 4 | — |
| I/O Banks | 12 | — |
| Maximum Frequency (internal) | up to 500 MHz logic, 420 MHz DSP | — |
| Supported I/O Standards | LVTTL, LVCMOS, SSTL, HSTL, LVDS, LVPECL, PCI, PCI-X | — |
| Configuration Modes | Passive Serial, Passive Parallel Sync/Async, JTAG | — |
| Trạng thái RoHS | [DATA_NEEDED: confirm per specific reel lot] | [DATA_NEEDED: rohs status] |
| Kiểu lắp đặt | Surface Mount (BGA) | Surface Mount (BGA) |
| Cấp MSL | [DATA_NEEDED: MSL rating per JEDEC J-STD-020] | 3 (per Partstack listing) |
| Total RAM Bits | — | 1,944,576 |
| User I/O Pins | — | 597 |
| Core Voltage | — | 1.5 V |
| Speed Grade | — | 6 (I6 - industrial) |
| Lead Free | — | Yes (per Ampheo listing) |
| Embedded PLL | — | Yes |
| LVDS Support | — | Yes (up to 840 Mbps per Altera datasheet family) |
| Configuration Mode | — | JTAG / Passive Serial / Fast Passive Parallel (per Stratix family) |