EP1S80F1020C6 vs EP1S30F1020C6 So sánh
So sánh chi tiết song song của EP1S80F1020C6 bằng Intel và EP1S30F1020C6 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP1S80F1020C6 | EP1S30F1020C6 |
|---|---|---|
| Thương hiệu | Intel | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Series | Stratix | — |
| Logic Elements | 79,040 | 32470 |
| Total RAM Bits | 7,427,520 | 3317184 |
| Number of Logic Blocks / LABs | 9,191 | — |
| Number of I/O Pins (max) | 773 user I/O | — |
| Number of Pins / Balls | 1020 | — |
| Package Type | FC-FBGA (flip-chip fine-pitch BGA), 33 x 33 mm, 1.0 mm pitch | — |
| Process Technology | 130 nm CMOS | 0.13 micrometer SRAM, all-layer copper |
| Core Supply Voltage (VCCINT) | 1.5 V nominal (1.425 V to 1.575 V) | — |
| Speed Grade | C6 | 6 |
| Operating Temperature (Commercial) | 0 C to +85 C | — |
| Kiểu lắp đặt | Surface Mount | Surface Mount |
| Maximum Internal Clock Frequency | 450.05 MHz | — |
| Family Description | FPGA - Field Programmable Gate Array | — |
| Embedded Memory | TriMatrix (three block sizes, true/simple dual-port) | — |
| Configuration Interface | JTAG (IEEE 1149.1) + serial/parallel configuration device | — |
| Design Tool | Quartus II (legacy, Stratix family) | — |
| Trạng thái RoHS | [DATA_NEEDED: rohs status] | [DATA_NEEDED: RoHS Status] |
| Cấp độ độ ẩm nhạy cảm (MSL) | [DATA_NEEDED: MSL rating] | — |
| Family | — | Stratix |
| Core Voltage | — | 1.5 V |
| DSP Blocks | — | 28 |
| Embedded Multipliers | — | Yes, 9-bit x 9-bit elements |
| User I/O Pins | — | 726 |
| Hộp | — | 1020-ball FCBGA (BBGA) |
| Temperature Grade | — | Commercial (C) |
| Configuration Method | — | SRAM-based, JTAG boundary-scan |
| Nhiệt độ hoạt động | — | 0C to +85C (commercial) |
| Cấp MSL | — | [DATA_NEEDED: MSL Level] |