EP20K100EBC356-3N vs EP20K200EBC356-2 So sánh
So sánh chi tiết song song của EP20K100EBC356-3N bằng Altera và EP20K200EBC356-2 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP20K100EBC356-3N | EP20K200EBC356-2 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Series | APEX-20KE | APEX 20KE |
| Family | APEX 20K | APEX 20K (APEX 20KE enhancement) |
| Logic Elements / Cells | 4160 | — |
| System Gates | 100,000 | — |
| Embedded Memory (bits) | 53,248 | — |
| Embedded System Blocks (ESBs) | 26 | — |
| Maximum User I/Os | 246 | — |
| Số lượng chân | 356 | — |
| Hộp | 356-LBGA (Ball Grid Array) | — |
| Package Dimensions | 45 x 45 mm | — |
| Ball Pitch | 1.27 mm | — |
| Process Technology | 0.22 µm CMOS | — |
| Core Supply Voltage | 1.8 V | — |
| Propagation Delay | 1.6 ns (speed grade -3N) | 2.5 ns |
| Maximum Internal Frequency | 250 MHz | — |
| Nhiệt độ hoạt động | 0 °C to +85 °C | 0 C to 85 C (commercial) |
| Kiểu lắp đặt | Surface Mount | Surface Mount (BGA) |
| Programmable Interface | JTAG (IEEE 1149.1) | — |
| I/O Standards Supported | LVCMOS, LVTTL, PCI, SSTL-2/3, GTL+ | — |
| Trạng thái RoHS | [DATA_NEEDED: rohs_status] | — |
| Typical Gates | — | 200,000 |
| Maximum Logic Elements | — | 8320 |
| Macros / Logic Cells | — | 832 |
| Maximum Flip-Flops | — | 13,824 |
| Embedded RAM | — | 53,248 bits |
| User I/Os | — | 271 |
| Number of Terminals / Pins | — | 356 (LBGA) |
| Điện áp cung cấp | — | 2.5 V (core) |
| Logic Family | — | CMOS |
| Number of PLLs | — | 4 embedded PLLs |
| Number of DDR Interfaces | — | 4 |
| Package Type | — | 356-LBGA (EBC suffix) |
| Speed Grade | — | -2 |
| Compliance | — | RoHS status [DATA_NEEDED: RoHS] |