EP20K160EQC240-2X vs EP20K160EQC240-2 So sánh
So sánh chi tiết song song của EP20K160EQC240-2X bằng Intel và EP20K160EQC240-2 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP20K160EQC240-2X | EP20K160EQC240-2 |
|---|---|---|
| Thương hiệu | Intel | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | NRND | Obsolete |
| Series | APEX-20KE | — |
| Logic Elements | 6,400 | — |
| System Gates | 160,000 | — |
| Embedded Memory Bits | 345,600 | — |
| Maximum Internal Frequency | 350 MHz | — |
| Propagation Delay (Tpd) | 1.93 ns | — |
| Number of I/Os | 175 (Mouser) / 271 (datasheet summary) | — |
| Number of PLLs | 4 | — |
| Core Process Technology | 0.22 um CMOS | — |
| Core Voltage | 1.71 V to 1.89 V (1.8 V nominal) | — |
| I/O Voltage | Multi-voltage (3.3 V / 2.5 V / 1.8 V compatible) | — |
| Hộp | 240-BQFP (PQFP-240, 32x32 mm) | PQFP-240 (QFP-240, FQFP) |
| Speed Grade | -2 | -2 |
| Kiểu lắp đặt | Surface Mount (PQFP, gull-wing leads) | Surface Mount (Gull Wing) |
| Nhiệt độ hoạt động | 0 C to 85 C (Commercial) | 0 C to 85 C (Commercial) |
| Programming Interface | IEEE 1149.1 JTAG + Altera ByteBlaster | — |
| Trạng thái RoHS | [DATA_NEEDED: lead-free / RoHS status] | Non-compliant (original Altera-era PQFP) |
| Logic Family | CMOS | CMOS |
| Family | — | APEX 20KE |
| Typical Gates | — | 160,000 |
| Logic Elements (LEs) | — | 6,400 |
| Embedded System Blocks (ESBs) | — | 64 |
| Maximum Embedded Memory | — | 56 Kbits (approx. 7 Kbytes usable) |
| Maximum User I/O (this package) | — | 175 |
| Maximum User I/O (largest package) | — | 271 |
| PLLs | — | 4 |
| Internal Frequency (max) | — | 160 MHz |
| Propagation Delay | — | 1.55 ns |
| Process Technology | — | 0.18-micron SRAM CMOS |
| Số chân | — | 240 |
| Supply Voltage (core) | — | [DATA_NEEDED: core VCC value] |
| I/O Standards Supported | — | LVTTL, LVCMOS, PCI, SSTL, GTL+, LVDS |
| Configuration Modes | — | Passive Serial, Passive Parallel Synchronous, JTAG |
| JTAG Support | — | IEEE Std. 1149.1 boundary-scan |
| MultiCore Architecture | — | Yes (Logic + ESB + I/O) |
| 5.0 V Tolerance | — | Achievable with external resistor |