EP20K400GC655-2N vs EP20K400GC655-2X So sánh
So sánh chi tiết song song của EP20K400GC655-2N bằng Altera và EP20K400GC655-2X bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP20K400GC655-2N | EP20K400GC655-2X |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | APEX 20KC | APEX 20K |
| Number of Logic Elements | 16640 | — |
| Number of Logic Cells | 16640 | — |
| Total System Gates | 400000 | — |
| Total RAM Bits | 212992 | 212992 |
| Number of I/O | [DATA_NEEDED: I/O count] | 496 |
| Number of LABs/CLBs | [DATA_NEEDED: LAB count] | [DATA_NEEDED: number of Logic Array Blocks] |
| Core Voltage (VCCINT) | 1.71 V to 1.89 V | — |
| I/O Voltage (VCCIO) | 2.5 V (LVDS-capable) | — |
| Process Technology | 0.22 µm CMOS | 0.22 µm CMOS |
| Maximum Operating Frequency | 200 MHz | 200 MHz |
| Propagation Delay (Tpd) | 3.1 ns | — |
| Hộp / Vỏ | 655-BCPGA (Ceramic Pin Grid Array) | — |
| Supplier Device Package | 655-CPGA, 62.48 x 62.48 mm | — |
| Nhiệt độ hoạt động | Industrial (per Altera part-number -N suffix) | [DATA_NEEDED: temperature grade] |
| Kiểu lắp đặt | Through-Hole (CPGA, socket-compatible) | Through-hole (CPGA) |
| LVDS Support | Yes | — |
| Architecture | MultiCore (LUT + product-term + embedded memory) | — |
| Configuration Method | JTAG / Passive Serial | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS status] | unknown |
| Cấp MSL | [DATA_NEEDED: MSL level] | — |
| Series | — | APEX-20KC® |
| Logic Elements / Cells | — | 16640 |
| System Gates | — | 400000 |
| Number of Dedicated Inputs | — | 6 |
| Number of EABs | — | [DATA_NEEDED: number of Embedded Array Blocks] |
| Core Supply Voltage | — | 2.5 V |
| I/O Supply Voltage (MultiVolt) | — | 2.5 V / 3.3 V / 5 V |
| Package Type | — | 655-BCPGA (SPGA655) |
| Package Body Material | — | CERAMIC, metal-sealed cofired grid array |
| Package Dimensions | — | 47 x 47 mm |
| Peak Reflow Temperature | — | 220 °C |
| Programmability | — | In-system, JTAG (IEEE 1149.1) |