EP20K400GI655-2 vs EP20K400GI655-2V So sánh
So sánh chi tiết song song của EP20K400GI655-2 bằng Altera và EP20K400GI655-2V bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP20K400GI655-2 | EP20K400GI655-2V |
|---|---|---|
| Thương hiệu | Altera | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Manufacturer | Altera Corporation | — |
| Series | APEX 20K (EP20K400) | — |
| Device Type | Field Programmable Gate Array (FPGA) | — |
| Typical Gate Count | 400,000 gates | — |
| Logic Elements (LE) | 16,640 | — |
| Maximum User I/O | 496 | — |
| Dedicated Inputs | 6 | 6 |
| Number of Terminals | 655 | — |
| Hộp | SPGA-655 (47 mm x 47 mm) | SPGA-655 (ceramic, 47 x 47 mm) |
| Nominal Supply Voltage | 2.5 V | — |
| Supply Voltage Range | 2.375 V to 2.625 V | — |
| Propagation Delay | 3.1 ns (typical) | 3.0 ns to 3.1 ns |
| Technology | CMOS SRAM | — |
| Nhiệt độ hoạt động | -40C to +85C (industrial) | Industrial (per -2V speed grade) |
| Kiểu lắp đặt | Through-Hole / Socket | — |
| Moisture Sensitivity Level | 1 (per Altera family) | — |
| Configuration Method | JTAG, Passive Serial, Passive Parallel | — |
| I/O Standards Supported | LVTTL, LVCMOS, PCI, GTL+ | — |
| Embedded Memory | Embedded System Blocks (ESBs) | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS status] | Non-compliant (ceramic SPGA, contains lead) |
| Trạng thái vòng đời | Obsolete (legacy Altera APEX 20K family) | — |
| Family | — | APEX 20K |
| Maximum Gates | — | 400,000 |
| Logic Elements | — | 16,640 |
| Embedded RAM Bits | — | 212,992 |
| User I/O Pins | — | 496 |
| Package Equivalence Code | — | SPGA655,47X47 |
| Process Technology | — | 0.18 µm CMOS |
| Core Supply Voltage | — | 2.5 V (2.375 V to 2.625 V) |
| I/O Supply Voltage | — | 3.3 V |
| Cấp độ độ ẩm nhạy cảm (MSL) | — | 1 |
| Package Body Material | — | Ceramic |