EP20K400GI655-2V vs EP20K400GI655-1 So sánh
So sánh chi tiết song song của EP20K400GI655-2V bằng Intel và EP20K400GI655-1 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP20K400GI655-2V | EP20K400GI655-1 |
|---|---|---|
| Thương hiệu | Intel | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | APEX 20K | APEX 20K |
| Maximum Gates | 400,000 | — |
| Logic Elements | 16,640 | 16640 |
| Embedded RAM Bits | 212,992 | — |
| User I/O Pins | 496 | — |
| Dedicated Inputs | 6 | 4 |
| Hộp | SPGA-655 (ceramic, 47 x 47 mm) | — |
| Package Equivalence Code | SPGA655,47X47 | — |
| Process Technology | 0.18 µm CMOS | — |
| Core Supply Voltage | 2.5 V (2.375 V to 2.625 V) | — |
| I/O Supply Voltage | 3.3 V | — |
| Propagation Delay | 3.0 ns to 3.1 ns | 2.5 ns |
| Cấp độ độ ẩm nhạy cảm (MSL) | 1 | — |
| Package Body Material | Ceramic | — |
| Nhiệt độ hoạt động | Industrial (per -2V speed grade) | -40C to +85C (Industrial) |
| Trạng thái RoHS | Non-compliant (ceramic SPGA, contains lead) | Compliant |
| Device Series | — | EP20K400 |
| Technology | — | CMOS, SRAM-based |
| Typical Gates | — | 400000 |
| Maximum User I/O | — | 502 |
| Total Terminals | — | 655 |
| Package Type | — | Ceramic Pin Grid Array (CPGA-655) |
| JESD-30 Package Code | — | S-CPGA-P655 |
| Moisture Sensitivity Level | — | MSL 1 |
| Peak Reflow Temperature | — | 220 C |
| Programmability | — | In-system, JTAG boundary-scan (IEEE 1149.1) |
| Process Node | — | 0.18 micrometer CMOS |