EP2A40F672C6 vs EP2A40F672C9ES So sánh

So sánh chi tiết song song của EP2A40F672C6 bằng Altera và EP2A40F672C9ES bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP2A40F672C6 EP2A40F672C9ES
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Family APEX II APEX II
Device EP2A40 —
Logic Elements (typical) 40,000 —
Maximum System Gates [DATA_NEEDED: maximum system gates] —
Embedded System Blocks (ESBs) [DATA_NEEDED: ESB count] —
Maximum User I/O Pins [DATA_NEEDED: max user I/O count] —
Hộp 672-ball FineLine BGA (FBGA-672) 672-pin FC-FBGA
Speed Grade C6 (commercial) -9
Nhiệt độ hoạt động Commercial (0C to +85C) —
Process Technology 0.18-micron CMOS 0.15 µm CMOS
Configuration Memory SRAM-based —
JTAG Support Yes (IEEE 1149.1) —
PLL Support Yes —
Kiểu lắp đặt Surface Mount (BGA) Surface Mount (BGA)
Trạng thái RoHS [DATA_NEEDED: RoHS status] unknown
Lead-Free [DATA_NEEDED: lead-free status] —
Lifecycle Obsolete / EOL (per Intel/Altera product discontinuation notice) —
Logic Elements — 38,400
System Gates — 1,500,000
Maximum User I/O — 492
Operating Frequency (max) — 366 MHz
Core Voltage — 1.5 V
Configuration Modes — PS, PPS, PPA, JTAG, FPP
Embedded Memory (ESB) — Yes (RAM/ROM/CAM)
I/O Standards — LVTTL, LVCMOS, PCI, SSTL, HSTL, GTL+
Boundary Scan — IEEE 1149.1 (JTAG)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá