EP2S15F672C3 vs EP2S15F672C4 So sánh

So sánh chi tiết song song của EP2S15F672C3 bằng Intel và EP2S15F672C4 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP2S15F672C3 EP2S15F672C4
Thương hiệu Intel Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Family Stratix II Stratix II
Logic Elements 15,600 15,600
Embedded Memory (bits) 419,328 —
DSP Blocks (18-bit multipliers) 156 —
Maximum User I/O 366 —
Core Voltage 1.2 V —
Process Technology 90 nm CMOS —
Maximum Internal Frequency [DATA_NEEDED: max internal clock MHz] —
Hộp 672-ball FC-FBGA 672-ball FineLine BGA (FBGA)
Kiểu lắp đặt Surface Mount —
Operating Temperature Grade Commercial (C3 suffix) —
Speed Grade C3 (third commercial speed bin) 4
PLLs [DATA_NEEDED: number of PLLs] 6
Global Clock Networks [DATA_NEEDED: number of global clocks] —
Trạng thái RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS compliance per Altera product page]
Cấp MSL [DATA_NEEDED: moisture sensitivity level] [DATA_NEEDED: MSL moisture sensitivity level]
Embedded Memory Bits — 419,328 bits
DSP Blocks — 156 (approximate, per Stratix II family)
Maximum User I/Os — 366
Process Node — 90 nm
Nhiệt độ hoạt động — Commercial (0C to +85C, 'C' suffix)
Configuration Method — Serial / Parallel (passive serial, fast passive parallel, JTAG)
I/O Standards Supported — LVTTL, LVCMOS, LVDS, SSTL, HSTL (per Stratix II family)
Lead-Free — [DATA_NEEDED: lead-free finish status]

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá