EP4CE6F17C8N vs EP4CE6F17C7N So sánh
So sánh chi tiết song song của EP4CE6F17C8N bằng Altera và EP4CE6F17C7N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP4CE6F17C8N | EP4CE6F17C7N |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Hoạt động | Hoạt động |
| Manufacturer | Altera (Intel) | Altera / Intel |
| Series | Cyclone IV E | Cyclone IV E |
| Device Family | Cyclone IV E (EP4CE6) | — |
| Logic Elements | 6,272 LE | — |
| Logic Array Blocks (LABs) | [DATA_NEEDED: LAB count] | — |
| Embedded Memory | 270 Kbits | — |
| Embedded 18x18 Multipliers | 15 | — |
| Maximum User I/Os | 179 | — |
| PLLs | 2 | — |
| Global Clock Networks | [DATA_NEEDED: clock network count] | — |
| Core Voltage | 1.2 V | — |
| Process Technology | 60 nm low-power | 60 nm |
| Hộp | 256-ball FBGA (F17, 17x17 mm) | — |
| Kiểu lắp đặt | Surface Mount | Surface Mount |
| Nhiệt độ hoạt động | 0C to +85C (Commercial) | — |
| Speed Grade | C8 | — |
| Configuration Modes | JTAG, AS, PS, FPP | — |
| Trạng thái RoHS | Compliant | — |
| Cấp MSL | [DATA_NEEDED: MSL level] | — |
| Product Category | — | FPGA - Field Programmable Gate Array |
| Number of Logic Elements / Cells | — | 6272 |
| Number of CLBs / LABs | — | 392 |
| Total RAM Bits | — | 276480 bits |
| Number of User I/O | — | 179 |
| Hộp / Vỏ | — | 256-LBGA (FBGA-256) |
| Package Body Size | — | 17 mm x 17 mm |
| Ball Pitch | — | 1 mm |
| Core Supply Voltage | — | 1.2 V |
| Maximum Internal Clock Frequency | — | 472.5 MHz |
| Lead-Free Finish | — | Yes (N suffix) |
| Number of Terminations | — | 256 |
| RoHS Compliance | — | Compliant |
| Trạng thái vòng đời | — | Active production |
| Operating Temperature Grade | — | [DATA_NEEDED: exact C-grade junction/ambient temperature range from Cyclone IV datasheet] |
| On-Chip PLL Count | — | [DATA_NEEDED: number of PLLs] |