EP610IDC-10 vs EP610ILI-12 So sánh
So sánh chi tiết song song của EP610IDC-10 bằng Intel và EP610ILI-12 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP610IDC-10 | EP610ILI-12 |
|---|---|---|
| Thương hiệu | Intel | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | NRND |
| Device Family | Altera Classic EPLD | — |
| Logic Capacity | 300 usable gates | — |
| Macrocell Count | 16 macrocells | — |
| Pin-to-Pin Logic Delay (tpd) | 10 ns | — |
| Maximum Counter Frequency (fCNT) | 100 MHz | — |
| Supply Voltage (VCC) | 5 V (nominal) | — |
| I/O Logic Compatibility | 100% TTL emulation | — |
| Technology | CMOS, UV-erasable (windowed ceramic) | CMOS EPROM |
| Package Type | 24-pin Ceramic DIP (CDIP) | — |
| Dedicated Inputs | 4 | 4 |
| I/O Pins | 20 | — |
| Khoảng nhiệt độ hoạt động | 0 °C to +70 °C (commercial) | — |
| Programmable Interconnect | Yes (on-chip) | — |
| In-System Programmability | Yes (via MAX+PLUS II) | — |
| Boundary-Scan Test | Yes (per device documentation) | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS status of CDIP-10 variant] | [DATA_NEEDED: RoHS status] |
| Kiểu lắp đặt | Through-hole | Surface Mount |
| Family | — | Classic EPLD (EP610) |
| Usable Gates | — | 300 |
| Macro Cells | — | 16 |
| Speed Grade (tpd) | — | 12 ns |
| Supply Voltage (Vcc) | — | 5 V (4.75 V to 5.25 V) |
| Supply Voltage (Vpp) | — | [DATA_NEEDED: Vpp programming voltage] |
| Operating Frequency (max) | — | 83.3 MHz |
| Logic Elements | — | [DATA_NEEDED: exact LE count] |
| User I/O Pins | — | [DATA_NEEDED: I/O pin count] |
| Nhiệt độ hoạt động | — | -40C to +85C (industrial grade) |
| Hộp | — | 28-pin PLCC (J-Lead) |
| Programmable Security Bit | — | Yes |
| TTL Compatibility | — | 100 TTL emulation |
| Cấp MSL | — | [DATA_NEEDED: MSL rating] |