EP610PC-15 vs EP610PC-30 So sánh

So sánh chi tiết song song của EP610PC-15 bằng Altera và EP610PC-30 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP610PC-15 EP610PC-30
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời NRND NRND
Family Classic EPLD —
Device Type EPLD (Erasable Programmable Logic Device) —
Usable Gates 300 gates 300
Macrocells 16 16
Logic Delay (tPD) 15 ns (pin-to-pin, -15 speed grade) —
Maximum Counter Frequency 100 MHz (per family datasheet) —
Pipelined Data Rate Up to 100 MHz —
Supply Voltage (VCC) 5 V (single supply) 5 V (4.75 V to 5.25 V)
Technology CMOS —
Architecture PAL-type, sum-of-products AND/OR array —
TTL Emulation 100% TTL compatible —
Hộp PDIP-24 (plastic DIP, 24-pin) 24-pin PDIP (0.300 inch)
Số chân 24 pins —
Nhiệt độ hoạt động [DATA_NEEDED: operating temperature range] 0C to +70C (commercial)
Kiểu lắp đặt Through-Hole (DIP) Through-Hole
Trạng thái RoHS [DATA_NEEDED: RoHS status] Not applicable (legacy non-compliant package per distributor listing)
Development Tool Altera MAX+PLUS II —
Logic Test Circuitry On-board for AC/DC verification —
Device Family — Classic EPLD (EP610)
Propagation Delay (tPD) — 30 ns
Maximum Pipeline Frequency — 33.3 MHz (typical) / 100 MHz pipelined
Process Technology — CMOS EPROM
Programmability — One-Time Programmable (OTP, no window on plastic PDIP)
Output Drive Current — [DATA_NEEDED: IOH/IOL per datasheet DC characteristics]
Input Pins (Dedicated) — [DATA_NEEDED: dedicated input count from datasheet pinout]
I/O Pins — [DATA_NEEDED: bidirectional I/O count from datasheet pinout]
Programming Tool — Altera A+PLUS / MAX+PLUS II (legacy)
Lead Free Status — Not applicable
Current Distributor — Rochester Electronics, LLC (authorized continuing source)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá