EP610PC-25 vs EP610PC-30 So sánh

So sánh chi tiết song song của EP610PC-25 bằng Altera và EP610PC-30 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP610PC-25 EP610PC-30
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Device Family Classic EPLD (EP610 series) Classic EPLD (EP610)
Macro Cells 16 —
Usable Gates 300 300
Propagation Delay (tpd) 25 ns —
Maximum Pipelined Data Rate 100 MHz —
Supply Voltage (Vcc) 5 V (nominal) —
Technology CMOS, EPROM (UV-erasable) —
Device Type OT PLD, PAL-type, CMOS —
Dedicated Inputs 4 —
I/O Pins 20 (bidirectional, JTAG-programmable OE per macrocell) [DATA_NEEDED: bidirectional I/O count from datasheet pinout]
Hộp PDIP-24 (0.3 inch, through-hole) 24-pin PDIP (0.300 inch)
Nhiệt độ hoạt động [DATA_NEEDED: operating temperature grade] 0C to +70C (commercial)
Programming Method EPROM (UV-erasable), via Altera programming hardware —
Kiểu lắp đặt Through-Hole (DIP) Through-Hole
Trạng thái RoHS [DATA_NEEDED: RoHS status] Not applicable (legacy non-compliant package per distributor listing)
Macrocells — 16
Propagation Delay (tPD) — 30 ns
Maximum Pipeline Frequency — 33.3 MHz (typical) / 100 MHz pipelined
Supply Voltage (VCC) — 5 V (4.75 V to 5.25 V)
Process Technology — CMOS EPROM
Programmability — One-Time Programmable (OTP, no window on plastic PDIP)
Output Drive Current — [DATA_NEEDED: IOH/IOL per datasheet DC characteristics]
Input Pins (Dedicated) — [DATA_NEEDED: dedicated input count from datasheet pinout]
Programming Tool — Altera A+PLUS / MAX+PLUS II (legacy)
Lead Free Status — Not applicable
Current Distributor — Rochester Electronics, LLC (authorized continuing source)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá