EP610PC-30 vs EP610PC25 So sánh

So sánh chi tiết song song của EP610PC-30 bằng Altera và EP610PC25 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP610PC-30 EP610PC25
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời NRND Obsolete
Device Family Classic EPLD (EP610) Altera Classic EPLD
Macrocells 16 16
Usable Gates 300 300
Propagation Delay (tPD) 30 ns 25 ns
Maximum Pipeline Frequency 33.3 MHz (typical) / 100 MHz pipelined —
Supply Voltage (VCC) 5 V (4.75 V to 5.25 V) 5 V
Process Technology CMOS EPROM —
Hộp 24-pin PDIP (0.300 inch) PDIP-24
Kiểu lắp đặt Through-Hole Through-Hole
Programmability One-Time Programmable (OTP, no window on plastic PDIP) One-Time-Programmable (OTP), UV-erasable variant exists
Nhiệt độ hoạt động 0C to +70C (commercial) 0C to +70C (commercial)
Output Drive Current [DATA_NEEDED: IOH/IOL per datasheet DC characteristics] —
Input Pins (Dedicated) [DATA_NEEDED: dedicated input count from datasheet pinout] —
I/O Pins [DATA_NEEDED: bidirectional I/O count from datasheet pinout] —
Programming Tool Altera A+PLUS / MAX+PLUS II (legacy) —
Trạng thái RoHS Not applicable (legacy non-compliant package per distributor listing) unknown
Lead Free Status Not applicable —
Current Distributor Rochester Electronics, LLC (authorized continuing source) —
Logic Type — EPLD (Erasable Programmable Logic Device)
Pipelined Data Rate — Up to 100 MHz
Programming Voltage (VPP) — 12 V
ICC (typical) — 200 mA
Số chân — 24
Technology — 5 V CMOS
Lifecycle — Obsolete (last shipped ~2000s)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá