EP910IDC-15 vs EP910ILC-25 So sánh
So sánh chi tiết song song của EP910IDC-15 bằng Altera và EP910ILC-25 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP910IDC-15 | EP910ILC-25 |
|---|---|---|
| Thương hiệu | Altera | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Manufacturer | Altera (now Intel PSG) | — |
| Family | Classic EPLD | EP910 Classic EPLD |
| Equivalent Gates | 450 | — |
| Macrocells | 24 | 24 |
| Flip-Flops | 48 | — |
| Pin-to-Pin Delay (tPD) | 15 ns | — |
| Maximum Frequency (fCNT) | 66.6 MHz | — |
| Supply Voltage (VCC) | 5 V | — |
| Hộp | 40-pin CDIP (Ceramic DIP, through-hole) | 44-pin JLCC (windowed ceramic) |
| Terminal Count | 40 | — |
| Terminal Form | Through-Hole | — |
| Temperature Grade | Commercial (0C to +70C) | — |
| Programmable Security Bit | Yes | — |
| On-board Test Circuitry | Yes | — |
| Logic Type | UV Erasable EPROM-based | — |
| I/O Pins | 24 | — |
| Dedicated Inputs | 10 | — |
| Programming Technology | EPROM (UV-erasable) | — |
| Trạng thái RoHS | non_compliant (ceramic DIP contains lead) | non_compliant (ceramic windowed package) |
| User I/O Pins | — | 36 |
| Propagation Delay (tPD) | — | 25 ns |
| Internal Frequency (fMAX) | — | [DATA_NEEDED: fMAX rating] |
| Logic Blocks | — | Sum-of-products AND/OR array |
| Technology | — | CMOS EPROM (UV-erasable) |
| Configuration Memory | — | Non-volatile EPROM (windowed ceramic) |
| Kiểu lắp đặt | — | Surface Mount |
| Nhiệt độ hoạt động | — | -40C to +85C (industrial) |
| Điện áp cung cấp | — | 5 V |
| Development Tool | — | Altera MAX+PLUS II (legacy) |
| Trạng thái vòng đời | — | Obsolete - last time buy was late 1990s |