EP910LC-30 vs EP910JC-30 So sánh

So sánh chi tiết song song của EP910LC-30 bằng Altera và EP910JC-30 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP910LC-30 EP910JC-30
Thương hiệu Altera Intel
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Device Type EPLD (Erasable Programmable Logic Device) —
Macrocell Count 24 —
Propagation Delay (tPD) 30 ns (max) —
Maximum Toggle Frequency 62 MHz —
Supply Voltage (VCC) 5 V (nominal, TTL) —
Process Technology CMOS (EPROM-based) —
Package Type PDIP-40 (Plastic DIP, through-hole) —
Operating Temperature Grade Commercial (0C to +70C) —
I/O Pin Count 24 —
Dedicated Input Pins 36 (including I/O) —
Product Terms per Macrocell Up to 16 —
Programming Technology UV-erasable EPROM cell —
Development Tool Altera MAX+PLUS II —
Cấp MSL [DATA_NEEDED: MSL level] —
Trạng thái RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance]
Family — Classic EPLD (MAX-style)
Propagation Delay (tpd) — 30 ns
Maximum Internal Frequency (Fmax) — 33.3 MHz
Macrocells — 24
Inputs — 36
Product Terms — 240
Outputs — 10 dedicated
Supply Voltage (Vcc) — 5 V
Technology — CMOS EPROM, UV-erasable
Hộp — 44-pin Windowed Ceramic J-Lead Chip Carrier (CQCC-44 / JLCC-44)
Nhiệt độ hoạt động — [DATA_NEEDED: operating temperature range]
Supply Current (Icc) — [DATA_NEEDED: Icc typical / maximum]
Kiểu lắp đặt — Surface Mount (socket-mountable)
Logic Blocks — 24 macrocells (AND/OR array architecture)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá