EP910LI-50 vs EP910LI-40 So sánh
So sánh chi tiết song song của EP910LI-50 bằng Altera và EP910LI-40 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP910LI-50 | EP910LI-40 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | NRND | Obsolete |
| Family | Altera Classic EPLD | — |
| Macrocells | 24 | 24 |
| Usable Gates | 450 | — |
| Propagation Delay (tPD) | 50 ns | 40 ns |
| Package Type | CERDIP-40 (L) | — |
| Package Pin Count | 40 | — |
| Supply Voltage (VCC) | 5 V +/- 10% | — |
| Nhiệt độ hoạt động | -40C to +85C (industrial) | -40C to +85C (industrial, I-suffix) |
| Technology | CMOS, UV-erasable EPROM | Low-power CMOS (L-suffix) |
| Logic Blocks | Classic AND/OR array architecture | — |
| I/O Pins | [DATA_NEEDED: I/O pin count] | 24 bidirectional |
| Programming Method | EPROM programmer (UV-erasable window) | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS status] | Non-compliant (windowed ceramic PLCC, legacy) |
| Lead-Free | [DATA_NEEDED: lead-free status] | — |
| Speed Grade Suffix | -50 (50 ns tPD) | — |
| Manufacturer | — | Altera (now Intel PSG) |
| Product Family | — | Classic EPLD - EP910 series |
| Device Type | — | Erasable Programmable Logic Device (EPLD) |
| Dedicated Inputs | — | 12 |
| Maximum Logic Inputs | — | 36 |
| Product Terms | — | 240 |
| Hộp | — | PLCC-44 (J-lead, windowed ceramic) |
| Kiểu lắp đặt | — | Surface Mount (socket-compatible) |
| Programmability | — | UV-erasable, JEDEC-standard algorithm |
| Lifecycle | — | Obsolete - replaced by MAX 7000 / MAX II CPLD family |