EP910PC-20 vs EP910PC-30 So sánh
So sánh chi tiết song song của EP910PC-20 bằng Altera và EP910PC-30 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP910PC-20 | EP910PC-30 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | Altera Classic EPLD | Altera Classic EPLD |
| Device | EP910 | — |
| Usable Gates | 900 | ~450 |
| Macrocell Count | [DATA_NEEDED: macrocell count] | — |
| Pin-to-Pin Delay (tPD) | 20 ns | — |
| Hộp | PDIP-24 (PC suffix) | PDIP-40 (plastic DIP, 0.6 inch) |
| Số chân | 24 | — |
| Supply Voltage (VCC) | 5 V | 5 V ±10% |
| Technology | CMOS EPROM (UV-erasable) | — |
| I/O Compatibility | 100% TTL | — |
| Nhiệt độ hoạt động | 0C to +70C (commercial) | 0C to +70C (commercial) |
| Programming Method | EPROM programmer, JEDEC fuse map | — |
| Kiểu lắp đặt | Through-Hole (DIP) | Through-hole DIP |
| Cấp MSL | [DATA_NEEDED: MSL level] | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS status] | Non-compliant (contains lead, PDIP package) |
| Macrocells | — | 24 |
| Pin-to-Pin Propagation Delay (tPD) | — | 30 ns |
| Maximum Counter Frequency (fCNT) | — | 33.3 MHz |
| Logic Inputs | — | 36 dedicated |
| I/O Pins | — | 12 bidirectional |
| Logic Array Blocks (LABs) | — | 4 |
| Programming Technology | — | UV-erasable EPROM cell |
| TTL Emulation | — | 100% TTL-compatible |
| Power Dissipation | — | [DATA_NEEDED: power dissipation mW] |