EP910PI-12T vs EP910PI-25T So sánh
So sánh chi tiết song song của EP910PI-12T bằng Altera và EP910PI-25T bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP910PI-12T | EP910PI-25T |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | NRND | Obsolete |
| Family | Altera Classic EPLD | Altera Classic EPLD Family |
| Macrocells | 24 | 24 |
| Propagation Delay (tPD) | 12 ns | — |
| Maximum Operating Frequency | 76.9 MHz | — |
| Logic Gates | [DATA_NEEDED: logic gate count] | — |
| Supply Voltage (VCC) | 5 V (4.75 V min, 5.25 V max) | 5 V |
| I/O Pins | 24 | — |
| Dedicated Inputs | 12 | — |
| External Clock Inputs | 2 | — |
| Outputs | 24 | — |
| Terminals / Pin Count | 44 (PDIP-40 package pinout with NC pins) | — |
| Hộp | 40-pin PDIP (Plastic DIP) | 40-pin PDIP (600-mil) |
| Process Technology | CMOS | — |
| Nhiệt độ hoạt động | 0C to +70C (commercial) | [DATA_NEEDED: operating temperature range] |
| Programmable Technology | UV-erasable EPROM | — |
| Programming Interface | JEDEC-standard | — |
| Trạng thái RoHS | Non-compliant (legacy PDIP package, contains lead) | [DATA_NEEDED: RoHS compliance] |
| Trạng thái vòng đời | NRND / EOL (mature legacy product) | — |
| Equivalent Gates | — | 900 (SSI/MSI equivalent) |
| Maximum Inputs | — | 36 |
| Maximum Outputs | — | 24 |
| Propagation Delay (tpd) | — | 25 ns |
| Technology | — | CMOS, UV-erasable EPROM |
| Programming | — | UV-erasable |
| Kiểu lắp đặt | — | Through-Hole (DIP) |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |
| Static Power | — | <100 mW (typical CMOS) |