EPC16UC88 vs EPC16UI88 So sánh
So sánh chi tiết song song của EPC16UC88 bằng Altera và EPC16UI88 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPC16UC88 | EPC16UI88 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | Memory ICs | FPGA & CPLD |
| Trạng thái vòng đời | Unknown | NRND |
| Device Type | In-system programmable configuration PROM for FPGAs | — |
| Configuration Memory Capacity | 16 Mb | — |
| Điện áp cung cấp | 3.3 V core and I/O | — |
| Hộp | 88-UBGA (11x8) | 88-ball UBGA (Ultra FineLine BGA), 11x8 mm |
| Package Family | UBGA | — |
| In-System Programmability | IEEE Std. 1532 compatible | — |
| Programming Language Support | Jam Standard Test and Programming Language (STAPL) | — |
| JTAG Boundary Scan | Supported | — |
| nINIT_CONF Function | Allows private JTAG instruction to start FPGA configuration | — |
| Configuration Architecture | Configuration controller and flash memory | — |
| FPGA Configuration Use | Automatic configuration after power-up or system initialization | — |
| Data Output | Configuration data output controlled by OE and nCS | — |
| Output Control | OE and nCS control tri-state buffer and address counter | — |
| Kiểu lắp đặt | Surface mount | Surface Mount |
| Package Dimensions | 11 mm x 8 mm | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS status] | Compliant |
| REACH Status | [DATA_NEEDED: REACH status] | — |
| Nhiệt độ hoạt động | [DATA_NEEDED: operating temperature] | -40C to +85C (industrial) |
| Output Current | [DATA_NEEDED: output current] | — |
| Configuration Frequency | [DATA_NEEDED: configuration frequency] | — |
| AEC-Q100 Qualification | [DATA_NEEDED: AEC-Q100 qualification] | — |
| Memory Density | — | 16 Mb (2 MB) |
| Configuration Interface | — | Altera Passive Serial / Passive Parallel (Sync & Async) / JTAG |
| Core Supply Voltage | — | 3.3 V |
| Programming Interface | — | IEEE 1149.1 JTAG (in-system programmable) |
| Maximum Configuration Clock | — | 100 MHz |
| Cascading Support | — | Multi-device configuration chains |
| Supported FPGA Families | — | Altera Cyclone II/III/IV, Stratix II/III, APEX II |
| Standby Current | — | [DATA_NEEDED: standby current] |
| Active Configuration Current | — | [DATA_NEEDED: active configuration current] |
| Programming Cycles | — | [DATA_NEEDED: programming endurance cycles] |
| Configuration Time | — | [DATA_NEEDED: configuration time for typical 16 Mb bitstream] |