EPC4QI1OON vs EPC4QI100N So sánh
So sánh chi tiết song song của EPC4QI1OON bằng Altera và EPC4QI100N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Altera
EPC4QI100N - 4Mb In-System Programmable FPGA Config PROM | Altera (Intel)
EPC4QI100N ✓ Hoạt độngSo sánh thông số kỹ thuật
| Tham số | EPC4QI1OON | EPC4QI100N |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | Memory ICs | Memory ICs |
| Trạng thái vòng đời | Lần mua cuối | Hoạt động |
| Giá đơn vị (USD) | — | $10,40 |
| Manufacturer | Altera (now Intel) | — |
| Device Type | Enhanced Configuration PROM (Parallel Interface) | — |
| Kích thước bộ nhớ | 4 Mbit | 4 Mbit (4,194,304 bits) |
| Memory Width | 16-bit | — |
| Giao diện | Altera Enhanced Configuration (parallel-style) | Altera serial (x1) configuration + JTAG |
| Hộp | 100-pin PQFP (20 x 14 mm) | 100-pin PQFP (PowerPQFP, 20x14 mm) |
| Nhiệt độ hoạt động | -40C to +85C (Industrial) | -40C to +85C (industrial) |
| Điện áp cung cấp | 3.3 V | — |
| In-System Programming | Yes (IEEE 1149.1 JTAG) | — |
| Kiểu lắp đặt | Surface Mount | Surface Mount |
| Compatible FPGA Families | Stratix, Cyclone, APEX, Mercury, Excalibur | — |
| Configuration Mode | Master/slave via JTAG or EPC controller | — |
| Trạng thái RoHS | Compliant (verify per lot) | [DATA_NEEDED: RoHS compliance] |
| Lead-Free | Yes | — |
| Cấp MSL | [DATA_NEEDED: MSL rating] | [DATA_NEEDED: MSL rating] |
| Kiểu bộ nhớ | — | In-System Programmable Configuration PROM (NOR flash) |
| Programmable Type | — | In System Programmable (ISP via JTAG) |
| Supply Voltage (VCC) | — | 3.0 V to 3.6 V |
| Configuration Clock DCLK | — | [DATA_NEEDED: DCLK maximum frequency] |
| Active Supply Current (ICC active) | — | [DATA_NEEDED: ICC active typical value] |
| Standby Supply Current | — | [DATA_NEEDED: ICC standby typical value] |
| Storage Temperature | — | -65C to +150C |
| Package Code | — | QI100 (PQFP-100, industrial) |
| JTAG Standard | — | IEEE 1149.1 boundary-scan / ISP |
| Cascading | — | Supported (multi-device daisy chain) |
| Target FPGAs | — | Altera Cyclone, Cyclone II, Stratix series |