EPF8820ARC208-5 vs EPF8820ARC208-3 So sánh
So sánh chi tiết song song của EPF8820ARC208-5 bằng Altera và EPF8820ARC208-3 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Altera
EPF8820ARC208-5 - FLEX 8000 FPGA, 672 Logic Elements, 152 I/O | Altera
EPF8820ARC208-5 ObsoleteIntel
EPF8820ARC208-3 - FLEX 8000 FPGA, 8K Gates, 672 Cells | Intel / Altera
EPF8820ARC208-3 ObsoleteSo sánh thông số kỹ thuật
| Tham số | EPF8820ARC208-5 | EPF8820ARC208-3 |
|---|---|---|
| Thương hiệu | Altera | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | FLEX 8000 | FLEX 8000 (EPF8820) |
| Logic Elements | 672 | — |
| Number of I/O Pins | 152 | — |
| Number of Logic Gates | [DATA_NEEDED: gate count] | — |
| Speed Grade | -5 (slowest) | — |
| Supply Voltage (Core) | 4.75V to 5.25V (5.0V nominal) | — |
| I/O Voltage | 3.3V or 5.0V (MultiVolt) | — |
| Configuration Method | CMOS SRAM (volatile, loaded at power-up) | — |
| Hộp | 208-BFQFP Exposed Pad (28x28 mm) | — |
| Số chân | 208 | — |
| Nhiệt độ hoạt động | [DATA_NEEDED: temperature grade] | — |
| Kiểu lắp đặt | Surface Mount | Surface Mount |
| Cấp MSL | [DATA_NEEDED: MSL rating] | — |
| Trạng thái RoHS | unknown | [DATA_NEEDED: RoHS status] |
| Lead-Free | unknown | — |
| Process Technology | CMOS SRAM | 0.42 µm CMOS |
| Dedicated Inputs | [DATA_NEEDED: dedicated input count] | — |
| Series | — | FLEX 8000 |
| Usable Gates | — | 8,000 |
| Logic Cells / Elements | — | 672 |
| Registers | — | 152 |
| Maximum Operating Frequency | — | 125 MHz |
| Supply Voltage (VCC) | — | 4.75 V to 5.25 V |
| Configuration Memory | — | SRAM (volatile) |
| Hộp / Vỏ | — | 208-BFQFP Exposed Pad (208-RQFP, 28x28 mm) |
| Supplier Device Package | — | 208-RQFP (28x28) |
| Packaging | — | Tray |
| Khoảng nhiệt độ hoạt động | — | [DATA_NEEDED: operating temperature range] |
| In-Circuit Reconfigurability (ICR) | — | Yes (via external configuration devices) |
| Boundary-Scan Test | — | JTAG (IEEE 1149.1) |
| I/O Tolerance | — | 3.3 V / 5 V |
| Clock Networks | — | 4 dedicated low-skew global clocks |
| Lead-Free / Finish | — | [DATA_NEEDED: lead-free finish] |