EPM240F100C5N vs EPM240F100I5 So sánh
So sánh chi tiết song song của EPM240F100C5N bằng Intel và EPM240F100I5 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM240F100C5N | EPM240F100I5 |
|---|---|---|
| Thương hiệu | Intel | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Hoạt động | Hoạt động |
| Device Family | MAX II | — |
| Logic Elements (LEs) | 240 | 240 |
| Macrocells | 192 | 192 |
| User I/O Pins (maximum) | 80 | — |
| Pin-to-Pin Logic Delay (tPD) | 4.7 ns | — |
| Maximum Operating Frequency | [DATA_NEEDED: fmax per datasheet] | — |
| Global Clock Networks | [DATA_NEEDED: count] | — |
| Hộp | 100-ball FineLine BGA (FBGA-100) | 100-ball FineLine BGA (FBGA-100), 10x10 mm, 1.0 mm pitch |
| Khoảng nhiệt độ hoạt động | 0C to +85C (commercial) | -40 °C to +100 °C (industrial, I5 grade) |
| Supply Voltage Core (VCCINT) | 3.3 V | — |
| I/O Bank Voltage (VCCIO) | 1.5V / 1.8V / 2.5V / 3.3V (MultiVolt) | — |
| Configuration Memory | Non-volatile flash (instant-on) | — |
| JTAG Support | IEEE 1149.1 boundary-scan | — |
| Programming Interface | JTAG / ByteBlasterMV | JTAG (IEEE 1149.1), enhanced ISP |
| Kiểu lắp đặt | Surface Mount (BGA) | Surface Mount (SMD/SMT) |
| Trạng thái RoHS | Compliant | Compliant |
| Series | — | MAX II |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| User I/O Count | — | 80 |
| Pin-to-Pin Logic Delay | — | 4.7 ns |
| User Flash Memory (UFM) | — | 8 Kbit |
| Process Technology | — | 0.18 µm 6-layer-metal flash |
| Number of Logic Array Blocks (LABs) | — | 4 |
| Architecture | — | Non-volatile, instant-on, flash-based |
| Supply Voltage - Core | — | 3.0 V to 3.6 V (typical 3.3 V) |
| MultiVolt I/O Support | — | 1.5 V / 1.8 V / 2.5 V / 3.3 V |
| Lead-Free | — | Yes |
| Cấp MSL | — | 3 (168 hours) |