EPM3064ALC44-10 vs EPM3064ATI44-10 So sánh

So sánh chi tiết song song của EPM3064ALC44-10 bằng Altera và EPM3064ATI44-10 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM3064ALC44-10 EPM3064ATI44-10
Thương hiệu Altera Intel
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời NRND NRND
Family MAX 3000A MAX 3000A
Logic Elements / Macrocells 64 macrocells —
Number of Logic Array Blocks (LABs) 4 4
Usable Gates 1,250 —
Maximum User I/O Pins 34 —
Supply Voltage (VCCINT) 3.3 V 3.3 V
Pin-to-Pin Delay (tPD) 10 ns 10 ns
Maximum Counter Frequency (fCNT) 192.3 MHz —
Maximum Operating Frequency (fMAX) [DATA_NEEDED: fMAX internal] —
Hộp 44-PLCC (J-Lead) TQFP-44 (10x10 mm, 0.8 mm pitch)
Process Technology 0.30 µm CMOS EEPROM CMOS, EEPROM
Programmability In-system programmable (JTAG IEEE 1149.1) —
MultiVolt I/O 2.5V / 3.3V / 5.0V interface compatible —
Nhiệt độ hoạt động 0°C to +70°C (commercial) -40C to +85C (Industrial)
Trạng thái RoHS Compliant (lead-free L suffix indicates Pb-free package) Non-Compliant (contains lead, per DigiChip listing)
Kiểu lắp đặt Surface Mount (PLCC socket compatible) Surface Mount
Product Type — CPLD (Complex Programmable Logic Device)
Programmable Type — In-System Programmable (ISP), EEPROM-based
Number of Macrocells — 64
Number of Usable Gates — 1,250
Number of User I/O Pins — 34
Maximum Counter Frequency — 227.3 MHz
I/O Voltage Tolerance — 5.0 V tolerant (MultiVolt I/O)
JTAG Interface — IEEE Std. 1149.1 compliant
ISP Standard — IEEE Std. 1532
Lead Free Status — Contains Lead
Programming Cycles — [DATA_NEEDED: typical program/erase endurance]

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá