EPM3064ATI44-10 vs EPM3064ATC44-10N So sánh
So sánh chi tiết song song của EPM3064ATI44-10 bằng Intel và EPM3064ATC44-10N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM3064ATI44-10 | EPM3064ATC44-10N |
|---|---|---|
| Thương hiệu | Intel | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | NRND | Hoạt động |
| Family | MAX 3000A | MAX 3000A |
| Product Type | CPLD (Complex Programmable Logic Device) | — |
| Programmable Type | In-System Programmable (ISP), EEPROM-based | — |
| Number of Macrocells | 64 | — |
| Number of Logic Array Blocks (LABs) | 4 | — |
| Number of Usable Gates | 1,250 | — |
| Number of User I/O Pins | 34 | — |
| Hộp | TQFP-44 (10x10 mm, 0.8 mm pitch) | TQFP-44 (10x10 mm) |
| Pin-to-Pin Delay (tPD) | 10 ns | 10 ns |
| Maximum Counter Frequency | 227.3 MHz | 192.3 MHz |
| Supply Voltage (VCCINT) | 3.3 V | 3.3 V |
| I/O Voltage Tolerance | 5.0 V tolerant (MultiVolt I/O) | — |
| JTAG Interface | IEEE Std. 1149.1 compliant | — |
| ISP Standard | IEEE Std. 1532 | — |
| Nhiệt độ hoạt động | -40C to +85C (Industrial) | 0C to +70C (commercial) |
| Trạng thái RoHS | Non-Compliant (contains lead, per DigiChip listing) | Compliant |
| Lead Free Status | Contains Lead | — |
| Kiểu lắp đặt | Surface Mount | Surface Mount |
| Process Technology | CMOS, EEPROM | — |
| Programming Cycles | [DATA_NEEDED: typical program/erase endurance] | — |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| Usable Gates | — | 1250 |
| Macro Cells | — | 64 |
| User I/O Pins | — | 34 |
| Logic Array Blocks (LABs) | — | 4 |
| I/O Standard | — | MultiVolt (mixed 1.5 V / 1.8 V / 2.5 V / 3.3 V) |
| Configuration Memory | — | EEPROM (non-volatile) |
| In-System Programming | — | IEEE Std. 1532 compliant |
| Boundary-Scan Test | — | IEEE Std. 1149.1 (JTAG) compliant |
| Pin-Locking | — | Yes (across design iterations) |