EPM3128AFC256-7N vs EPM3128ATC100-10NS So sánh
So sánh chi tiết song song của EPM3128AFC256-7N bằng Altera và EPM3128ATC100-10NS bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM3128AFC256-7N | EPM3128ATC100-10NS |
|---|---|---|
| Thương hiệu | Altera | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | NRND | Obsolete |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD - Complex Programmable Logic Device | CPLD (Complex Programmable Logic Device) |
| Architecture | CMOS EEPROM-based MAX | — |
| Macro Cells | 128 | 128 |
| Usable Gates | 2,500 | — |
| User I/Os | 98 | 80 |
| Propagation Delay (tPD) | 7.5 ns | — |
| Internal fMAX | 192.3 MHz | — |
| Supply Voltage - Core (VCCINT) | 3.3 V | 3.3 V |
| Supply Voltage - I/O (VCCIO) | 3.3 V or 2.5 V | 3.3 V or 2.5 V (5.0 V-tolerant inputs) |
| Logic Family | CMOS | — |
| Programmability | In-system (ISP), IEEE Std. 1532, JTAG (IEEE Std. 1149.1) | In-system (ISP), IEEE Std. 1532 |
| Hộp | 256-BGA (FineLine, FBGA) | TQFP-100 |
| Nhiệt độ hoạt động | 0 C to +70 C (commercial) | [DATA_NEEDED: operating temperature range] |
| Kiểu lắp đặt | Surface Mount | Surface Mount |
| Số chân | — | 100 |
| Pin-to-Pin Logic Delay (tPD) | — | 10 ns |
| Counter Frequency (fCNT) | — | up to 227.3 MHz |
| Logic-Level Compatibility | — | 5.0 V, 3.3 V, 2.5 V |
| Boundary Scan | — | IEEE 1149.1 JTAG |
| Configuration Memory | — | EEPROM (non-volatile) |
| Trạng thái RoHS | — | [DATA_NEEDED: RoHS compliance status] |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |