EPM3128ATC100-10N vs EPM3128ATI100-5N So sánh

So sánh chi tiết song song của EPM3128ATC100-10N bằng Altera và EPM3128ATI100-5N bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM3128ATC100-10N EPM3128ATI100-5N
Thương hiệu Altera Intel
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời NRND Hoạt động
Family MAX 3000A MAX 3000A
Product Type CPLD (Complex Programmable Logic Device) —
Macro Cells 128 —
Usable Gates 2500 —
Number of I/O 80 —
Logic Elements / Blocks 8 LABs (16 macrocells each) —
Propagation Delay (tPD) 10 ns —
Maximum Internal Frequency (fMAX) 98 MHz —
Supply Voltage VCCINT 3.3 V —
I/O Bank Voltage VCCIO 3.3 V or 2.5 V (selectable) —
Configuration Memory CMOS EEPROM (non-volatile, instant-on) Non-volatile EEPROM
In-System Programming IEEE Std. 1532-compliant ISP via JTAG —
Hộp 100-pin TQFP (14 x 14 x 1.0 mm) 100-pin TQFP
Nhiệt độ hoạt động 0 °C to +70 °C (commercial) -40C to +85C (Industrial)
Kiểu lắp đặt Surface Mount Surface Mount
Trạng thái RoHS Compliant Compliant (lead-free TQFP package)
Lead-Free Yes —
Cấp MSL 3 (per JEDEC J-STD-020) —
Device Type — CPLD (Complex Programmable Logic Device)
Macrocells — 128
Logic Array Blocks (LABs) — 8 (16 macrocells per LAB)
User I/O Pins — 80
Pin-to-Pin Delay (tPD) — 5.0 ns
Supply Voltage (VCCINT) — 3.3 V
I/O Standard — 3.3 V LVCMOS / LVTTL, 5.0 V tolerant inputs
Programming Method — In-System Programmable via IEEE Std. 1532 (JTAG)
JTAG Support — IEEE 1149.1 boundary scan

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá