EPM3128ATC100-10NS vs EPM3128ATC100-10 So sánh

So sánh chi tiết song song của EPM3128ATC100-10NS bằng Intel và EPM3128ATC100-10 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM3128ATC100-10NS EPM3128ATC100-10
Thương hiệu Intel Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Family MAX 3000A —
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macro Cells 128 —
User I/Os 80 80
Số chân 100 —
Hộp TQFP-100 100-pin TQFP
Pin-to-Pin Logic Delay (tPD) 10 ns —
Counter Frequency (fCNT) up to 227.3 MHz —
Supply Voltage - Core (VCCINT) 3.3 V —
Supply Voltage - I/O (VCCIO) 3.3 V or 2.5 V (5.0 V-tolerant inputs) —
Logic-Level Compatibility 5.0 V, 3.3 V, 2.5 V —
Programmability In-system (ISP), IEEE Std. 1532 —
Boundary Scan IEEE 1149.1 JTAG —
Configuration Memory EEPROM (non-volatile) EEPROM (non-volatile)
Nhiệt độ hoạt động [DATA_NEEDED: operating temperature range] 0 C to 70 C (commercial)
Kiểu lắp đặt Surface Mount Surface Mount
Trạng thái RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status]
Lead-Free [DATA_NEEDED: lead-free status] —
Device Family — MAX 3000A
Macrocells — 128
Usable Gates — 2500
Propagation Delay (tPD) — 10 ns
Counter Frequency — 227.3 MHz
Supply Voltage (VCCINT) — 3.3 V
I/O Voltage Tolerance — 5.0 V / 3.3 V / 2.5 V (MultiVolt)
In-System Programming — IEEE Std. 1532 compliant (JTAG)
PCI Compliance — PCI Local Bus Specification Rev 2.2 (selected speed grades)
Logic Family — CMOS

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá