EPM3128ATC144-5 vs EPM3128ATC144-10N So sánh
So sánh chi tiết song song của EPM3128ATC144-5 bằng Altera và EPM3128ATC144-10N bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM3128ATC144-5 | EPM3128ATC144-10N |
|---|---|---|
| Thương hiệu | Altera | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Hoạt động |
| Family | MAX 3000A | MAX 3000A |
| Logic Family | CMOS | — |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Number of Macrocells | 128 | — |
| Number of Logic Array Blocks (LABs) | 8 | — |
| Number of User I/Os | 96 | — |
| Device System Gates | 2500 | — |
| Product Terms per Macrocell | 32 | — |
| Propagation Delay (tPD) | 7.5 ns | 10 ns (speed grade -10) |
| Maximum Internal Frequency | 192.3 MHz | — |
| Number of Global Clocks | 2 | — |
| Program Memory Type | EEPROM (non-volatile) | — |
| Supply Voltage (Core) | 3.3 V | — |
| Multi-Volt I/O Voltage | 2.5 V / 3.3 V / 5.0 V tolerant | — |
| In-System Programmability | Yes (IEEE Std. 1532 compliant) | — |
| JTAG / IEEE 1149.1 | Yes (boundary-scan + ISP) | — |
| Nhiệt độ hoạt động | 0C to +70C (Commercial) | 0 °C to +70 °C (commercial) |
| Hộp | TQFP-144 (Plastic, 1.0 mm pitch, 22x22 mm) | 144-pin TQFP |
| Process Technology | 0.30 um CMOS EEPROM, 4 metal layers | — |
| Trạng thái RoHS | Not Compliant (per Arrow distributor listing) | — |
| ECCN | EAR99 | — |
| HTS Code | 8542.31.00.55 | — |
| Macro Cells | — | 128 |
| Usable Gates | — | 2,500 (up to 10,000 for full family) |
| Logic Array Blocks (LABs) | — | 8 |
| User I/Os | — | 96 |
| Counter Frequency (fCNT) | — | 98 MHz |
| Supply Voltage (VCCINT/VCCIO) | — | 3.3 V |
| MultiVolt I/O Support | — | 3.3 V / 2.5 V / 1.8 V |
| Configuration Memory | — | EEPROM (in-system programmable, non-volatile) |
| Kiểu lắp đặt | — | Surface Mount |
| JTAG (IEEE 1149.1) | — | Yes (BST + pin-locking) |
| ISP (IEEE 1532) | — | Yes |