EPM3256AQC208-7 vs EPM3256AQC208-10N So sánh

So sánh chi tiết song song của EPM3256AQC208-7 bằng Altera và EPM3256AQC208-10N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

Altera
EPM3256AQC208-7 EPM3256AQC208-7 - 256 Macro Cell 5K Gate MAX 3000A CPLD | Altera

EPM3256AQC208-7 - 256 Macro Cell 5K Gate MAX 3000A CPLD | Altera

EPM3256AQC208-7 ✓ Hoạt động

So sánh thông số kỹ thuật

Tham số EPM3256AQC208-7 EPM3256AQC208-10N
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Hoạt động Obsolete
Manufacturer Altera (now Intel FPGA) —
Series MAX 3000A MAX 3000A
Programmable Type In-System Programmable (EEPROM) In-System Programmable (EEPROM)
Number of Macrocells 256 256
Number of Logic Elements / Blocks 16 LABs —
Number of Usable Gates 5,000 —
Number of I/O Pins 158 - 161 161 (158 user I/O per Arrow listing)
Propagation Delay (tpd) 7.5 ns max 10 ns (max)
Maximum Counter Frequency 126.6 MHz 227.3 MHz
Supply Voltage - Internal 3.0 V to 3.6 V (3.3 V nominal) 3.0 V to 3.6 V (3.3 V typical)
I/O Logic Level Compatibility 5.0 V / 3.3 V / 2.5 V (MultiVolt) —
Nhiệt độ hoạt động 0 °C to 70 °C (Commercial) 0C to +70C (Commercial)
Kiểu lắp đặt Surface Mount Surface Mount
Hộp / Vỏ 208-BFQFP (PQFP-208, 28x28 mm) 208-BFQFP / 208-PQFP (28x28 mm)
Supplier Device Package 208-PQFP —
ISP Standard IEEE Std. 1532 —
Process Technology CMOS EEPROM —
Product Status Active (legacy line) —
Number of Logic Elements/Blocks — 16 LABs
Usable Gates — 10,000
ISP Compliance — IEEE Std. 1532
Boundary Scan — IEEE Std. 1149.1 (JTAG)
I/O Tolerance — 5 V tolerant, MultiVolt interface
Trạng thái RoHS — [DATA_NEEDED: lead-free status - non-RoHS suffix 'N' typically indicates lead-free finish, but datasheet not present in data]

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá