EPM3512AFC256-10 vs EPM3512AFC256-2 So sánh
So sánh chi tiết song song của EPM3512AFC256-10 bằng Altera và EPM3512AFC256-2 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM3512AFC256-10 | EPM3512AFC256-2 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | NRND | Obsolete |
| Family | MAX 3000A | MAX 3000A |
| Macrocells | 512 | 512 |
| Logic Array Blocks (LABs) | 16 | 16 |
| Usable Gates | 10,000 | — |
| Maximum I/O Pins | 208 | — |
| Pin-to-Pin Delay (tPD) | 10 ns | — |
| Maximum Counter Frequency | 87 MHz | — |
| Supply Voltage (VCCINT) | 3.3 V | — |
| I/O Voltage Tolerance | 5-V tolerant | — |
| Programmable Technology | CMOS EEPROM | — |
| In-System Programmability | Yes (IEEE Std. 1149.1 JTAG / IEEE Std. 1532) | — |
| Hộp | 256-pin FBGA | BGA-256 (FineLine BGA) |
| Khoảng nhiệt độ hoạt động | [DATA_NEEDED: industrial/commercial operating temperature range] | — |
| Số chân | 256 | — |
| Kiểu lắp đặt | Surface Mount | — |
| Trạng thái RoHS | unknown | [DATA_NEEDED: RoHS status] |
| Architecture | MAX (Multiple Array matriX) EEPROM-based | — |
| Maximum User I/O Pins | — | 212 |
| Propagation Delay (tPD, -2 grade) | — | [DATA_NEEDED: tPD ns] |
| Maximum Operating Frequency | — | [DATA_NEEDED: fMAX MHz] |
| Core Supply Voltage | — | 3.3 V |
| I/O Output Drive Voltage | — | 2.5 V or 3.3 V (MultiVolt) |
| Input Tolerance | — | 2.5 V, 3.3 V, 5.0 V tolerant |
| Ball Pitch | — | 1.0 mm |
| Programming Interface | — | JTAG (IEEE Std 1149.1) / ByteBlaster |
| Process Technology | — | 0.30 um CMOS EEPROM |
| Nhiệt độ hoạt động | — | 0C to +70C (commercial) |
| Speed Grade | — | -2 |