EPM3512AFI256-10N vs EPM3512AFI256-10 So sánh
So sánh chi tiết song song của EPM3512AFI256-10N bằng Altera và EPM3512AFI256-10 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Altera
EPM3512AFI256-10N - 512-Macro MAX 3000A CPLD, 256-FBGA | Intel/Altera
EPM3512AFI256-10N ⚠ Lần mua cuốiIntel
EPM3512AFI256-10 - 512-Macrocell MAX 3000A CPLD, FBGA-256 | Intel
EPM3512AFI256-10 ✓ Hoạt độngSo sánh thông số kỹ thuật
| Tham số | EPM3512AFI256-10N | EPM3512AFI256-10 |
|---|---|---|
| Thương hiệu | Altera | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Lần mua cuối | Hoạt động |
| Family | MAX 3000A | MAX 3000A |
| Series | EPM3512 | — |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Architecture | CMOS EEPROM-based, MAX architecture | — |
| Number of Macrocells | 512 | — |
| Number of Logic Array Blocks (LABs) | 16 | — |
| Usable Gates | Up to 10,000 | — |
| Number of User I/O | 208 | — |
| Total Pins | 256 | — |
| Pin-to-Pin Propagation Delay (tPD) | 10 ns | — |
| Maximum Counter Frequency | 227.3 MHz | 227.3 MHz |
| Core Supply Voltage (VCCINT) | 3.3 V (3.0 V to 3.6 V) | — |
| I/O Supply Voltage (VCCIO) | 2.5 V or 3.3 V (5.0 V tolerant inputs) | — |
| MultiVolt I/O Support | 5.0 V / 3.3 V / 2.5 V | — |
| In-System Programmability | Yes - IEEE Std 1532 compliant | Yes, IEEE Std. 1532 (3.3 V ISP) |
| JTAG Boundary Scan | Yes - IEEE 1149.1 | — |
| Program Memory | EEPROM (non-volatile) | — |
| Hộp | 256-ball FineLine BGA (FBGA-256) | FBGA-256 (FineLine BGA, 256 balls) |
| Kiểu lắp đặt | Surface Mount | — |
| Khoảng nhiệt độ hoạt động | -40 °C to +85 °C (industrial) | — |
| Trạng thái RoHS | Compliant | [DATA_NEEDED: rohs_status] |
| Speed Grade | -10 (10 ns tPD) | — |
| Product Type | — | CPLD (Complex Programmable Logic Device) |
| Equivalent Gates | — | 10,000 |
| Macrocells | — | 512 |
| User I/Os | — | 208 |
| Pin-to-Pin Logic Delay (tPD) | — | 4.5 ns |
| Propagation Delay | — | 7.5 ns (max, per chipdig summary) |
| Core Voltage | — | 3.3 V |
| MultiVolt I/O Levels | — | 5.0 V / 3.3 V / 2.5 V |
| Process Technology | — | CMOS EEPROM |
| Nhiệt độ hoạt động | — | 0C to +70C (commercial) |
| Logic Family | — | CMOS |
| Điện áp cung cấp | — | 3.3 V (core); MultiVolt I/O to 5.0 V |