EPM3512AQC208-7 vs EPM3512AQC210-10 So sánh
So sánh chi tiết song song của EPM3512AQC208-7 bằng Intel và EPM3512AQC210-10 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Intel
EPM3512AQC208-7 - MAX 3000A CPLD, 512 Macrocells, 7.5ns, 208-PQFP | Intel
EPM3512AQC208-7 Nrnd
So sánh thông số kỹ thuật
| Tham số | EPM3512AQC208-7 | EPM3512AQC210-10 |
|---|---|---|
| Thương hiệu | Intel | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | NRND | NRND |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macrocells | 512 | — |
| Usable Gates | 10,000 | — |
| Propagation Delay (tPD) | 7.5 ns | — |
| Counter Frequency (fCNT) | 116.3 MHz | — |
| User I/Os | 172 | — |
| Logic Elements / LEs | N/A (CPLD macrocell architecture) | — |
| Supply Voltage (VCCINT) | 3.3 V | — |
| I/O Standards Supported | 5.0 V, 3.3 V, 2.5 V (MultiVolt I/O) | — |
| Hộp | 208-Pin PQFP (FQFP, gull-wing) | PQFP-210 |
| Nhiệt độ hoạt động | 0 C to +70 C (commercial) | 0C to +70C (commercial) |
| Programming | In-System Programmable via JTAG (IEEE Std. 1532) | — |
| Process Technology | CMOS EEPROM, 0.30 um | — |
| Trạng thái RoHS | Compliant | [DATA_NEEDED: rohs_compliance_status] |
| Lead-Free | Yes | — |
| Logic Macrocells | — | 512 |
| Logic Array Blocks (LABs) | — | 16 (32 macrocells each) |
| Maximum User I/O Pins | — | 172 |
| Speed Grade | — | -10 (10 ns tPD) |
| Pin-to-Pin Propagation Delay (tPD1, max) | — | 10 ns |
| Maximum Operating Frequency (fCNT) | — | 125 MHz |
| Supply Voltage - Core (VCCINT) | — | 3.3 V |
| Supply Voltage - I/O (VCCIO) | — | 3.3 V or 2.5 V |
| Input Voltage Tolerance | — | 5.0 V tolerant |
| Programmable Technology | — | EEPROM (in-system programmable) |
| Programming Interface | — | JTAG (IEEE 1149.1) / ISP |
| Kiểu lắp đặt | — | Surface Mount |