EPM3512AQC20810 vs EPM3512AQC208-15N So sánh

So sánh chi tiết song song của EPM3512AQC20810 bằng Altera và EPM3512AQC208-15N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

Altera
EPM3512AQC208-15N EPM3512AQC208-15N - 512-Macro CPLD MAX 3000A PQFP-208 | Altera

EPM3512AQC208-15N - 512-Macro CPLD MAX 3000A PQFP-208 | Altera

EPM3512AQC208-15N ⚠ Lần mua cuối

So sánh thông số kỹ thuật

Tham số EPM3512AQC20810 EPM3512AQC208-15N
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Lần mua cuối
Family MAX 3000A MAX 3000A
Logic Type CPLD (EEPROM-based, non-volatile) —
Macro Cells 512 512
User I/Os 172 —
Logic Array Blocks (LABs) 16 16
Usable Gates (equivalent) 10000 —
Hộp 208-pin PQFP (PQ208) PQFP-208 (QC208)
Speed Grade -10 (tPD = 10 ns) —
Propagation Delay (tPD) 10 ns —
Maximum Internal Frequency 132 MHz —
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 3.3 V 2.5 V / 3.3 V (MultiVolt)
In-System Programmability Yes (IEEE 1149.1 JTAG, 3.3 V ISP) Yes (IEEE Std. 1532 compliant)
PCI Compliance PCI Local Bus Specification Revision 2.2 compliant —
Operating Temperature (commercial) 0 °C to +70 °C —
Process Technology 0.30 µm CMOS EEPROM —
Configuration Memory On-chip EEPROM, non-volatile, 100+ cycles, 10+ year retention EEPROM (non-volatile)
Trạng thái RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Device Type — CPLD - Complex Programmable Logic Device
Maximum User I/O Pins — 172
Typical Usable Gates — 12,000
Number of Logic Elements — 512
Pin-to-Pin Delay (tPD) — 15 ns
Operating Supply Voltage (VCCINT) — 3.3 V
Programmable I/O Standards — LVTTL, LVCMOS, PCI (with external resistor)
JTAG Support — Yes (BST/Boundary-Scan Test)
Kiểu lắp đặt — Surface Mount
Nhiệt độ hoạt động — 0C to +70C (commercial)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá