EPM3512AQI20810 vs EPM3512AQC208-10S So sánh

So sánh chi tiết song song của EPM3512AQI20810 bằng Intel và EPM3512AQC208-10S bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM3512AQI20810 EPM3512AQC208-10S
Thương hiệu Intel Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời NRND Obsolete
Family MAX 3000A MAX 3000A
Macrocells 512 512
Usable Gates 10,000 1750
Logic Array Blocks (LABs) 16 (32 macrocells each) 32 (16 macrocells each)
Maximum User I/O Pins 172 —
Pin-to-Pin Propagation Delay (tPD) 10 ns —
Internal fMAX (logic feedback) 87 MHz —
Supply Voltage (VCCINT) 3.0 V to 3.6 V —
MultiVolt I/O Interface 1.8 V / 2.5 V / 3.3 V / 5.0 V compatible —
Hộp 208-pin PQFP (PQ208) 208-pin FineLine BGA-256
Kiểu lắp đặt Surface Mount —
Process Technology 0.30 µm CMOS EEPROM EEPROM-based CMOS
In-System Programmability IEEE Std. 1149.1 JTAG + IEEE Std. 1532 —
Nhiệt độ hoạt động -40 °C to +85 °C (Industrial, "I" suffix) 0C to +70C (commercial)
Lead-Free / RoHS Contains lead / RoHS non-compliant (per Altera datasheet marking) —
Device Type — CPLD (Complex Programmable Logic Device)
User I/Os — 208
Speed Grade — -10 (tPD1 = 7.5 ns)
Propagation Delay (tPD1) — 7.5 ns (pin-to-pin)
Supply Voltage - VCCINT (internal) — 3.3 V
Supply Voltage - VCCIO (I/O) — 2.5 V, 3.3 V, or 5.0 V (MultiVolt)
Programming Technology — CMOS EEPROM
In-System Programmability (ISP) — Yes (IEEE Std. 1149.1 JTAG)
PCI Compliance — Yes (PCI Local Bus Specification Rev 2.2)
Boundary-Scan (JTAG) — Yes (1149.1 compliant)
Program/Erase Endurance — 100 cycles minimum
Logic Family — CMOS
Trạng thái RoHS — [DATA_NEEDED: rohs_status]

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá