EPM3512ATC256-10N vs EPM3512AFC256-7N So sánh
So sánh chi tiết song song của EPM3512ATC256-10N bằng Altera và EPM3512AFC256-7N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Altera
EPM3512AFC256-7N - MAX 3000A CPLD, 512 Macrocells, 208 I/O | Altera
EPM3512AFC256-7N ObsoleteSo sánh thông số kỹ thuật
| Tham số | EPM3512ATC256-10N | EPM3512AFC256-7N |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Macrocells | 512 | 512 |
| Logic Array Blocks (LABs) | 16 | — |
| Maximum User I/O Pins | 208 | — |
| Hộp | FBGA-256 (FineLine BGA, 17x17 mm, 1.0 mm pitch) | 256-pin FineLine BGA (FBGA-256), 1.0 mm pitch |
| Propagation Delay (tPD1) | 10 ns | — |
| Core Supply Voltage (VCCINT) | 3.3 V | 3.3 V |
| I/O Supply Voltage (VCCIO) | 1.8 V / 2.5 V / 3.3 V / 5.0 V (MultiVolt) | 3.3 V or 2.5 V |
| Programming Interface | JTAG (IEEE Std. 1149.1) - in-system programmable | JTAG (IEEE 1149.1) |
| Nhiệt độ hoạt động | 0 C to +70 C (commercial, "C" suffix) | 0 C to 70 C (commercial) |
| Process Technology | 0.30 um CMOS EEPROM | CMOS EEPROM, 0.30 um |
| Kiểu lắp đặt | Surface Mount | Surface Mount |
| Trạng thái RoHS | unknown | [DATA_NEEDED: RoHS status] |
| Lead-Free | unknown | — |
| Product Type | — | CPLD (Complex Programmable Logic Device) |
| Usable Gates | — | 10,000 |
| User I/Os | — | 208 |
| Logic Blocks | — | 16 (32 macrocells each) |
| Propagation Delay (tPD) | — | 7.5 ns |
| Maximum Internal Frequency (fMAX) | — | 116.3 MHz |
| 5V Tolerant I/O | — | Yes |
| In-System Programmability | — | IEEE Std. 1532 compliant |