EPM5016PC-1 vs EPM5016LC-17 So sánh
So sánh chi tiết song song của EPM5016PC-1 bằng Altera và EPM5016LC-17 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5016PC-1 | EPM5016LC-17 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | MAX 5000 EPLD | MAX 5000 EPLD |
| Macrocells | 16 | 16 |
| Usable Gates | 200 | — |
| Logic Array Blocks (LABs) | 1 | — |
| Propagation Delay (tPD) | 35 ns | 17 ns |
| Maximum Frequency (fMAX) | 62 MHz | — |
| Setup Time (tSU) | [DATA_NEEDED: setup time ns] | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V | — |
| Supply Current (ICC) | 50 mA typical | — |
| Nhiệt độ hoạt động | 0 C to +70 C (commercial) | [DATA_NEEDED: temperature grade] |
| Hộp | PDIP-20 (plastic DIP, through-hole) | Windowed Ceramic DIP (LC) |
| Số chân | 20 | — |
| Configuration Memory | CMOS EEPROM (UV-erasable) | — |
| Programming Interface | Altera 4-pin JTAG-style (MasterBlaster / ByteBlaster) | — |
| Trạng thái RoHS | Non-compliant (PDIP with SnPb leads, pre-RoHS era) | [DATA_NEEDED: RoHS compliance] |
| Technology | — | CMOS, UV-erasable |
| Product Terms | — | 160 |
| Dedicated Inputs | — | 7 |
| I/O Pins | — | 8 |
| Total Input Pins | — | 16 |
| Outputs | — | 8 |
| External Clock Inputs | — | 1 |
| Architecture | — | PAL-type with Programmable Interconnect Array (PIA) |
| Điện áp cung cấp | — | [DATA_NEEDED: VCC range] |
| Logic Compatibility | — | TTL/CMOS |