EPM5032DI-20 vs EPM5032DC-25 So sánh

So sánh chi tiết song song của EPM5032DI-20 bằng Intel và EPM5032DC-25 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM5032DI-20 EPM5032DC-25
Thương hiệu Intel Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Family MAX 5000 (Altera legacy EPLD) —
Architecture CMOS PAL-type EPLD with PIA PAL-Type, Single-LAB, 32-Macrocell
Macrocells 32 32
Dedicated Inputs 7 —
Bidirectional I/O Pins 16 —
Product Terms 320 (maximum) —
Flip-Flops 16 (one per macrocell) —
Tần số xung maksimum 62.5 MHz —
Pin-to-Pin Delay 20 ns (speed grade -20) —
Hộp Ceramic DIP-20 (windowed, UV-erasable) CDIP-28 (Windowed Ceramic DIP-28)
Nhiệt độ hoạt động Industrial (per 'I' suffix) [DATA_NEEDED: operating temperature range]
Programming UV-erasable CMOS, JEDEC fuse file —
Development Tool Altera MAX+PLUS II (legacy) —
Trạng thái RoHS [DATA_NEEDED: RoHS compliance status for ceramic DIP variant] Lead Free / RoHS Compliant (per distributor listings)
Lead-Free [DATA_NEEDED: lead-free status] —
Manufacturer — Altera (Intel Programmable Solutions Group)
Product Family — MAX 5000
Device Type — UV Erasable Programmable Logic Device (EPLD)
Pin-to-Pin Propagation Delay (tPD) — 25 ns
Maximum Counter Frequency (fCNT) — [DATA_NEEDED: maximum counter frequency]
Setup Time (tSU) — [DATA_NEEDED: setup time]
Number of Dedicated Inputs — 32 (in DIP-28 pinout)
Number of I/O Pins — 22 (in DIP-28 pinout, 4 used as dedicated inputs)
Process Technology — CMOS, EPROM (UV-Erasable)
Output Structure — Programmable I/O with output enable
Flip-Flop Configuration — D, T, JK, or SR (programmable)
Programming Method — UV erase + Altera/Intel MAX+PLUS II programmer
Erasure Method — UV light through ceramic window

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá