EPM5064JC-1 vs EPM5064LC So sánh

So sánh chi tiết song song của EPM5064JC-1 bằng Altera và EPM5064LC bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM5064JC-1 EPM5064LC
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời NRND Obsolete
Family MAX 5000 MAX 5000
Device Type EPLD (Erasable Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macro Cells 64 64
Usable Gates 1250 (typical) 1.25K
Logic Elements 128 (Logic Array Blocks) —
Maximum Operating Frequency 33.3 MHz (fCNT) —
Pin-to-Pin Delay (tPD) [DATA_NEEDED: tPD typical/max in ns] —
Supply Voltage (VCC) 5 V nominal (4.75 V – 5.25 V) 4.75 V to 5.25 V
Process Technology 0.8 µm CMOS CMOS EPROM
Programmable Pins 36 (typical I/O, 44-pin PLCC) —
Dedicated Inputs [DATA_NEEDED: dedicated input count] —
Hộp 44-pin PLCC (J-lead, windowed ceramic) PLCC-44 (LCC-44, J-lead)
Kiểu lắp đặt Surface Mount (PLCC socket recommended) Surface Mount
Nhiệt độ hoạt động 0 °C to +70 °C (commercial, -JC suffix) 0C to +70C (Commercial)
Erasure Method UV-erasable through quartz window —
Programming Method Altera Logic Programmer + MasterBlaster/ByteBlasterMV —
JTAG Boundary Scan Not supported (classic MAX architecture) —
Trạng thái RoHS Non-compliant (windowed ceramic, contains Pb in glass frit) [DATA_NEEDED: RoHS status - pre-RoHS legacy part, likely non_compliant]
Military/Avionics SMD 5962-01-417-3750 (QML variant: EPM5064JM/883) —
Programming Type — OTP (One-Time-Programmable, UV-erasable EPROM)
Logic Array Blocks (LABs) — 4
Propagation Delay (tPD) — 55 ns
Total Inputs — 36 (7 dedicated + 29 I/O)
I/O Pins — 28 bidirectional + 4 dedicated input
Lead Free — [DATA_NEEDED: lead-free status]

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá