EPM5128JC-1 vs EPM5130JC-1 So sánh
So sánh chi tiết song song của EPM5128JC-1 bằng Altera và EPM5130JC-1 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5128JC-1 | EPM5130JC-1 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | MAX 5000 | MAX 5000 |
| Device Type | Erasable Programmable Logic Device (EPLD/CPLD) | — |
| Macrocells | 128 | 128 |
| Usable Gates | 2,500 | 2,500 gates |
| Logic Array Blocks (LABs) | [DATA_NEEDED: LAB count] | 8 |
| Maximum Operating Frequency | 62.5 MHz | 62.5 MHz |
| Pin-to-Pin Propagation Delay (tPD) | 40 ns | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V (5 V nominal) | 5 V |
| Technology | CMOS, UV-erasable EPROM | — |
| Hộp | 68-pin CQCCJ (Windowed Ceramic J-Lead Chip Carrier) | 84-pin PLCC (J-lead) |
| Kiểu lắp đặt | Surface Mount | Surface Mount |
| Nhiệt độ hoạt động | [DATA_NEEDED: temperature grade] | 0C to +70C (commercial) |
| Programming Interface | JTAG / Altera dedicated programmer | — |
| Configuration Memory | Non-volatile EPROM (UV-erasable) | — |
| Trạng thái RoHS | non_compliant (ceramic windowed package) | [DATA_NEEDED: RoHS compliance] |
| Trạng thái vòng đời | Obsolete - last-time-buy inventory only | — |
| Product Type | — | CPLD (Complex Programmable Logic Device) |
| Propagation Delay (tPD) | — | 40 ns |
| Dedicated Inputs | — | 19 |
| I/O Pins | — | 80 |
| Programming Technology | — | UV-erasable EPROM (quartz window) |
| Process Technology | — | CMOS |
| External Clock Pins | — | 1 global clock |