EPM5128LC2 vs EPM5130LC So sánh
So sánh chi tiết song song của EPM5128LC2 bằng Altera và EPM5130LC bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5128LC2 | EPM5130LC |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Lần mua cuối | Obsolete |
| Family | MAX 5000 | MAX 5000 (EPM51xx) |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Macrocells | 128 | 128 |
| Logic Array Blocks (LABs) | 8 | 8 |
| Interconnect | Programmable Interconnect Array (PIA) | — |
| Global Clock Inputs | 1 dedicated | 1 |
| Propagation Delay (tPD) | 45 ns | 55 ns |
| Supply Voltage (VCC) | 5 V | 4.5 V to 5.5 V |
| Process Technology | CMOS EPROM | CMOS (0.7 um EPROM) |
| Configuration Memory | On-chip EPROM (non-volatile) | — |
| Boundary Scan | JTAG / IEEE 1149.1 | — |
| Nhiệt độ hoạt động | -40 C to +85 C (extended commercial) | [DATA_NEEDED: commercial/industrial/military grade] |
| Hộp | PGA (Pin Grid Array, ceramic) | JLCC-68 (J-Lead Ceramic Chip Carrier) |
| Kiểu lắp đặt | Through-Hole / Socketed | Surface Mount |
| Trạng thái RoHS | [DATA_NEEDED: RoHS status] | Non-compliant (ceramic JLCC, contains lead) |
| Series | — | MAX 5000 |
| User I/O Pins | — | 48 |
| Total Inputs (Dedicated + I/O) | — | 68 |
| Dedicated Inputs | — | 19 |
| Maximum Internal Clock Frequency | — | 50 MHz |
| Configuration Technology | — | UV-Erasable / OTP EPROM |
| I/O Standard | — | TTL-compatible |