EPM5130JC-1 vs EPM5130LC So sánh
So sánh chi tiết song song của EPM5130JC-1 bằng Altera và EPM5130LC bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5130JC-1 | EPM5130LC |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Product Type | CPLD (Complex Programmable Logic Device) | — |
| Family | MAX 5000 | MAX 5000 (EPM51xx) |
| Usable Gates | 2,500 gates | — |
| Macrocells | 128 | 128 |
| Logic Array Blocks (LABs) | 8 | 8 |
| Maximum Operating Frequency | 62.5 MHz | — |
| Propagation Delay (tPD) | 40 ns | 55 ns |
| Supply Voltage (VCC) | 5 V | 4.5 V to 5.5 V |
| Dedicated Inputs | 19 | 19 |
| I/O Pins | 80 | — |
| Hộp | 84-pin PLCC (J-lead) | JLCC-68 (J-Lead Ceramic Chip Carrier) |
| Kiểu lắp đặt | Surface Mount | Surface Mount |
| Programming Technology | UV-erasable EPROM (quartz window) | — |
| Process Technology | CMOS | CMOS (0.7 um EPROM) |
| Nhiệt độ hoạt động | 0C to +70C (commercial) | [DATA_NEEDED: commercial/industrial/military grade] |
| External Clock Pins | 1 global clock | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS compliance] | Non-compliant (ceramic JLCC, contains lead) |
| Series | — | MAX 5000 |
| User I/O Pins | — | 48 |
| Total Inputs (Dedicated + I/O) | — | 68 |
| Maximum Internal Clock Frequency | — | 50 MHz |
| Global Clock Inputs | — | 1 |
| Configuration Technology | — | UV-Erasable / OTP EPROM |
| I/O Standard | — | TTL-compatible |