EPM5130LC vs EPM5192-1LC So sánh
So sánh chi tiết song song của EPM5130LC bằng Altera và EPM5192-1LC bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5130LC | EPM5192-1LC |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Series | MAX 5000 | — |
| Family | MAX 5000 (EPM51xx) | MAX 5000 |
| Macrocells | 128 | 192 |
| Logic Array Blocks (LABs) | 8 | 4 |
| User I/O Pins | 48 | 64 |
| Total Inputs (Dedicated + I/O) | 68 | — |
| Dedicated Inputs | 19 | — |
| Propagation Delay (tPD) | 55 ns | — |
| Maximum Internal Clock Frequency | 50 MHz | — |
| Global Clock Inputs | 1 | — |
| Configuration Technology | UV-Erasable / OTP EPROM | — |
| Process Technology | CMOS (0.7 um EPROM) | UV EPROM, erasable windowless |
| Supply Voltage (VCC) | 4.5 V to 5.5 V | — |
| I/O Standard | TTL-compatible | — |
| Hộp | JLCC-68 (J-Lead Ceramic Chip Carrier) | 64-pin Ceramic J-Lead Chip Carrier (LC) |
| Nhiệt độ hoạt động | [DATA_NEEDED: commercial/industrial/military grade] | 0C to +70C (commercial) |
| Kiểu lắp đặt | Surface Mount | Surface Mount |
| Trạng thái RoHS | Non-compliant (ceramic JLCC, contains lead) | Non-compliant (ceramic windowless package, lead-bearing termination) |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| Usable Gates | — | 3,750 |
| Maximum Operating Frequency | — | 62.5 MHz |
| Propagation Delay (tpd) | — | [DATA_NEEDED: -1 speed grade tpd in ns] |
| Điện áp cung cấp | — | 5 V |
| Programmable Interconnect | — | PIA (Programmable Interconnect Array) |
| JTAG Boundary Scan | — | IEEE 1149.1 compliant |