EPM5192GC-2 vs EPM5192JI-2 So sánh
So sánh chi tiết song song của EPM5192GC-2 bằng Altera và EPM5192JI-2 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5192GC-2 | EPM5192JI-2 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | MAX 5000 | MAX 5000 |
| Macrocells | 192 | 192 |
| Logic Array Blocks | 16 (LABs of 16 macrocells each) | — |
| Usable I/O Pins | [DATA_NEEDED: exact user I/O count for PGA package] | — |
| Propagation Delay (tPD) | 12 ns typical (-2 grade) | — |
| Counter Frequency | 100 MHz minimum | — |
| Supply Voltage (VCC) | 5 V nominal | — |
| Technology | CMOS EPROM | — |
| Programmable Technology | UV-erasable / one-time programmable | — |
| Programming Toolchain | Altera MAX+PLUS II | — |
| Package Type | Pin Grid Array (PGA), ceramic | — |
| Nhiệt độ hoạt động | Commercial (0C to +70C) | 0C to +70C (commercial) |
| Speed Grade | -2 | -2 |
| Trạng thái RoHS | Non-Compliant (ceramic PGA, lead-bearing per GlobalSpec listing) | Non-compliant (ceramic JLCC, contains lead) |
| Kiểu lắp đặt | Through-hole (PGA socket) | Surface Mount |
| Device Type | — | EPLD (Erasable Programmable Logic Device) |
| Usable Gates | — | 5000 |
| Dedicated Inputs | — | 12 |
| Flip-Flops | — | 192 |
| Hộp | — | JLCC-68 (J-Lead Ceramic) |
| Programming Technology | — | UV-Erasable EPROM |
| Architecture | — | Sum-of-products with Programmable Interconnect Array (PIA) |
| Điện áp cung cấp | — | 5 V (typical) |
| Process Technology | — | CMOS EPROM |
| Trạng thái vòng đời | — | Obsolete (legacy Altera MAX 5000 family) |