EPM5192GM vs EPM5192GM-1 So sánh

So sánh chi tiết song song của EPM5192GM bằng Altera và EPM5192GM-1 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM5192GM EPM5192GM-1
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Product Family MAX 5000 —
Device Type UV Erasable Programmable Logic Device (PLD) —
Technology CMOS —
Number of Macrocells 192 —
Usable Gates 3,750 —
Pin-to-Pin Delay (tPD) 15 ns (fastest speed grade); 55 ns (this part) —
Counter Frequency (fCNT) up to 76.9 MHz —
Propagation Delay (tPD, this part) 55 ns —
Hộp CPGA-84 (Ceramic Pin Grid Array, 84 pins, windowed) CPGA-84 (Windowed Ceramic PGA)
Kiểu lắp đặt Through-Hole (PGA) Through-Hole (Pin Grid Array socket)
Erasure Method UV (windowed ceramic package) —
Điện áp cung cấp [DATA_NEEDED: typical VCC range] [DATA_NEEDED: VCC nominal]
Maximum User I/O [DATA_NEEDED: exact I/O count for CPGA-84] —
Nhiệt độ hoạt động [DATA_NEEDED: commercial/industrial/military grade] —
Trạng thái RoHS Non-compliant (contains lead in ceramic PGA) —
Process Node [DATA_NEEDED: CMOS process geometry] —
Programming Interface JTAG-compatible (per MAX 5000 family) Altera ByteBlaster / JEDEC bitstream
Family — MAX 5000
Logic Cells — 192
Propagation Delay (tpd) — 55 ns
Process Technology — CMOS
Programmable Element — UV-erasable EPROM
Số chân — 84
Khoảng nhiệt độ hoạt động — [DATA_NEEDED: commercial/industrial/military grade]
Programmable Macrocells — 192
User I/O Pins — [DATA_NEEDED: user I/O count]
RoHS Compliance — unknown (legacy ceramic PGA)
Lead-Free Status — unknown
Development Tool — Altera MAX+PLUS II (legacy)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá