EPM5192GM883B-2 vs EPM5192JC-1N So sánh
So sánh chi tiết song song của EPM5192GM883B-2 bằng Altera và EPM5192JC-1N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5192GM883B-2 | EPM5192JC-1N |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | NRND | Obsolete |
| Family | MAX 5000 | MAX 5000 |
| Device Type | CPLD (Complex Programmable Logic Device), UV-erasable | CPLD - Complex Programmable Logic Device |
| Macrocells | 192 | 192 |
| Propagation Delay (tPD) | 45 ns (-2 speed grade) | 40 ns |
| Maximum Internal Clock Frequency | 33.3 MHz | — |
| Supply Voltage (VCC, nominal) | 5 V | — |
| Technology | 5 V CMOS | CMOS EPROM (UV-erasable) |
| Dedicated Inputs | 7 | 7 |
| User I/O Pins | 64 | 64 |
| Hộp | 84-pin Ceramic Pin Grid Array (CPGA), code S-CPGA-P84 | 84-pin Ceramic Quad Flat Pack (CQFP) |
| Package Outline | 28.45 mm square (approx.) | — |
| Military Screening | MIL-STD-883 (per '883' suffix) | — |
| Kiểu lắp đặt | Through-hole PGA socket | — |
| Nhiệt độ hoạt động | [DATA_NEEDED: operating temperature range] | [DATA_NEEDED: industrial/commercial temperature range] |
| Trạng thái RoHS | non_compliant (ceramic CPGA with MIL-STD-883 screening) | — |
| JEDEC Package Code | S-CPGA-P84 | S-CQCC-J84 |
| Logic Array Blocks (LABs) | — | 12 |
| Usable Gates | — | 3750 |
| External Clock Inputs (GCLK) | — | 1 |
| Maximum Clock Frequency (fMAX) | — | 62.5 MHz |
| Supply Voltage (VCC) | — | 4.75 V to 5.25 V |
| Programming Interface | — | JTAG / Altera ByteBlaster |